JPH04363746A - Ｄｍａ機能を有するマイクロコンピュータシステム - Google Patents
Ｄｍａ機能を有するマイクロコンピュータシステムInfo
- Publication number
- JPH04363746A JPH04363746A JP3165739A JP16573991A JPH04363746A JP H04363746 A JPH04363746 A JP H04363746A JP 3165739 A JP3165739 A JP 3165739A JP 16573991 A JP16573991 A JP 16573991A JP H04363746 A JPH04363746 A JP H04363746A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- dma
- transfer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、直接メモリアクセス（
以下、ＤＭＡという）コントローラに関し、特にメモリ
−メモリ間転送機能を内部にもたないＤＭＡコントロー
ラに対してそのメモリ−メモリ間転送を可能とする回路
に関する。
以下、ＤＭＡという）コントローラに関し、特にメモリ
−メモリ間転送機能を内部にもたないＤＭＡコントロー
ラに対してそのメモリ−メモリ間転送を可能とする回路
に関する。
【０００２】
【従来の技術】ＤＭＡコントローラはこの分野において
良く知られている。このようなＤＭＡコントローラの１
つは日本電気株式会社製μＰＤ７１０７１である。通常
、ＤＭＡコントローラは入出力ピンを有する専用の集積
回路チップとして形成される。
良く知られている。このようなＤＭＡコントローラの１
つは日本電気株式会社製μＰＤ７１０７１である。通常
、ＤＭＡコントローラは入出力ピンを有する専用の集積
回路チップとして形成される。
【０００３】この専用ＤＭＡコントローラの機能は、任
意のデータを読み出しまたは書き込むために中央処理装
置（以下、ＣＰＵという）自身を用いることなく、周辺
デバイスとメモリ間またはあるメモリ領域と他のメモリ
領域間で高速にデータ転送するものである。ＤＭＡコン
トローラは、ユーザによってある領域から他の領域へ転
送されるべき所定のデータを指定する命令をプログラム
される。その後は、ＤＭＡコントローラに単なるデータ
転送要求が与えられるだけでＤＭＡコントローラはプロ
グラムされたデータ転送命令を実行する。このような方
法で、ＤＭＡコントローラがある領域から他の領域へデ
ータを転送している期間中、ＣＰＵは別の処理を実行で
きるよう開放される。μＰＤ７１０７１のような標準的
な専用ＤＭＡコントローラにおいては、メモリ−メモリ
間転送の間一時的にデータを蓄積するために、レジスタ
がＤＭＡコントローラの中に設けられている。ソースメ
モリ領域から読み出されたデータは、行先メモリ領域の
アドレスがＤＭＡコントローラによってアドレスバスに
与えられ、かつアドレス指定されたメモリ領域がデータ
を受け入れる準備をするまで、ＤＭＡコントローラ内部
に設けられたレジスタに一時的に蓄積されなければなら
ない。メモリ−入力／出力（以下、Ｉ／Ｏという）装置
間転送が行われる時は、いずれのアドレスビットも選択
されたＩ／Ｏ装置をアドレス指定する必要がないので、
ソースメモリからのデータは一時的に蓄積されることな
く直接Ｉ／Ｏ装置の入力に与えられる。これはフライバ
イＤＭＡと呼ばれる。
意のデータを読み出しまたは書き込むために中央処理装
置（以下、ＣＰＵという）自身を用いることなく、周辺
デバイスとメモリ間またはあるメモリ領域と他のメモリ
領域間で高速にデータ転送するものである。ＤＭＡコン
トローラは、ユーザによってある領域から他の領域へ転
送されるべき所定のデータを指定する命令をプログラム
される。その後は、ＤＭＡコントローラに単なるデータ
転送要求が与えられるだけでＤＭＡコントローラはプロ
グラムされたデータ転送命令を実行する。このような方
法で、ＤＭＡコントローラがある領域から他の領域へデ
ータを転送している期間中、ＣＰＵは別の処理を実行で
きるよう開放される。μＰＤ７１０７１のような標準的
な専用ＤＭＡコントローラにおいては、メモリ−メモリ
間転送の間一時的にデータを蓄積するために、レジスタ
がＤＭＡコントローラの中に設けられている。ソースメ
モリ領域から読み出されたデータは、行先メモリ領域の
アドレスがＤＭＡコントローラによってアドレスバスに
与えられ、かつアドレス指定されたメモリ領域がデータ
を受け入れる準備をするまで、ＤＭＡコントローラ内部
に設けられたレジスタに一時的に蓄積されなければなら
ない。メモリ−入力／出力（以下、Ｉ／Ｏという）装置
間転送が行われる時は、いずれのアドレスビットも選択
されたＩ／Ｏ装置をアドレス指定する必要がないので、
ソースメモリからのデータは一時的に蓄積されることな
く直接Ｉ／Ｏ装置の入力に与えられる。これはフライバ
イＤＭＡと呼ばれる。
【０００４】更に、Ｉ／Ｏ装置からメモリ領域へのデー
タ転送もまた一時的にデータを蓄積することなく行うこ
とができる。一旦メモリ領域がアドレス指定されると、
Ｉ／Ｏ装置からのデータは、ＣＰＵあるいはＤＭＡコン
トローラに一時的に蓄積する必要がないので、単純にア
ドレス指定された領域に直接読み込まれる。
タ転送もまた一時的にデータを蓄積することなく行うこ
とができる。一旦メモリ領域がアドレス指定されると、
Ｉ／Ｏ装置からのデータは、ＣＰＵあるいはＤＭＡコン
トローラに一時的に蓄積する必要がないので、単純にア
ドレス指定された領域に直接読み込まれる。
【０００５】ＣＰＵおよびＤＭＡコントローラをともに
内蔵するマイクロプロセッサの場合、ＤＭＡコントロー
ラ内部にあった一時蓄積レジスタを取り除かなければ、
チップマウント用のダイ領域を確保することができない
。日本電気株式会社製のモデルＶ４０（μＰＤ７０２０
８）あるいはＶ５０（μＰＤ７０２１６）のようなマイ
クロプロセッサは、かかる一時蓄積レジスタを有してい
ない。これらは直接メモリ−Ｉ／Ｏ装置間転送あるいは
Ｉ／Ｏ−メモリ間転送を行うことはできるが、直接メモ
リ−メモリ間転送を行うことはできない。
内蔵するマイクロプロセッサの場合、ＤＭＡコントロー
ラ内部にあった一時蓄積レジスタを取り除かなければ、
チップマウント用のダイ領域を確保することができない
。日本電気株式会社製のモデルＶ４０（μＰＤ７０２０
８）あるいはＶ５０（μＰＤ７０２１６）のようなマイ
クロプロセッサは、かかる一時蓄積レジスタを有してい
ない。これらは直接メモリ−Ｉ／Ｏ装置間転送あるいは
Ｉ／Ｏ−メモリ間転送を行うことはできるが、直接メモ
リ−メモリ間転送を行うことはできない。
【０００６】
【発明が解決しようとする課題】この直接メモリ−メモ
リ間転送機能を持たないマイクロプロセッサは、ある限
られた時間ＣＰＵ内部のレジスタを使用してあるメモリ
領域から他のメモリ領域へデータを送りたいユーザにと
ってはおおむね満足される。しかしながら、ユーザによ
ってはメモリ−メモリ間データ転送を行うこの限られた
ＣＰＵ処理時間でさえもＣＰＵを専有させないことが重
要である。かくして、ここで必要なことは、ＣＰＵによ
るデータ操作を必要とすることなく直接メモリ−メモリ
間転送が可能な回路をＶ４０やＶ５０のようなマイクロ
プロセッサに容易かつすばやく適用できるようにするこ
とである。
リ間転送機能を持たないマイクロプロセッサは、ある限
られた時間ＣＰＵ内部のレジスタを使用してあるメモリ
領域から他のメモリ領域へデータを送りたいユーザにと
ってはおおむね満足される。しかしながら、ユーザによ
ってはメモリ−メモリ間データ転送を行うこの限られた
ＣＰＵ処理時間でさえもＣＰＵを専有させないことが重
要である。かくして、ここで必要なことは、ＣＰＵによ
るデータ操作を必要とすることなく直接メモリ−メモリ
間転送が可能な回路をＶ４０やＶ５０のようなマイクロ
プロセッサに容易かつすばやく適用できるようにするこ
とである。
【０００７】
【課題を解決するための手段】メモリ−Ｉ／Ｏ間転送は
可能なるもメモリ−メモリ間転送機能を内部に有してい
ない制限されたＤＭＡコントローラとＣＰＵとを含むマ
イクロプロセッサに対し、メモリ−メモリ間転送を行な
うために、次のような回路が使用できる。
可能なるもメモリ−メモリ間転送機能を内部に有してい
ない制限されたＤＭＡコントローラとＣＰＵとを含むマ
イクロプロセッサに対し、メモリ−メモリ間転送を行な
うために、次のような回路が使用できる。
【０００８】本発明の回路は、アドレスおよびデータバ
スに接続されたＶ４０あるいはＶ５０のようなマイクロ
プロセッサを有し、メモリ−メモリ間転送期間にデータ
を一時的に蓄積するためにマイクロプロセッサによって
制御され、かつデータバスに接続された外部レジスタを
有する。
スに接続されたＶ４０あるいはＶ５０のようなマイクロ
プロセッサを有し、メモリ−メモリ間転送期間にデータ
を一時的に蓄積するためにマイクロプロセッサによって
制御され、かつデータバスに接続された外部レジスタを
有する。
【０００９】
【実施例】図１は、モデルＶ４０，Ｖ５０のようなマイ
クロプロセッサ１０、あるいは他のマイクロプロセッサ
を含む本発明の好ましい実施例を示している。Ｖ４０お
よびＶ５０マイクロプロセッサの詳細な説明は、日本電
気株式会社のデータシートの中に見られる。マイクロプ
ロセッサ１は、中央処理装置（ＣＰＵ）２と直接メモリ
アクセス（ＤＭＡ）制御ユニット３とを含んでいる。好
ましい実施例においては、ＣＰＵ２は日本電気株式会社
製モデルＶ２０あるいはＶ３０ＣＰＵである。
クロプロセッサ１０、あるいは他のマイクロプロセッサ
を含む本発明の好ましい実施例を示している。Ｖ４０お
よびＶ５０マイクロプロセッサの詳細な説明は、日本電
気株式会社のデータシートの中に見られる。マイクロプ
ロセッサ１は、中央処理装置（ＣＰＵ）２と直接メモリ
アクセス（ＤＭＡ）制御ユニット３とを含んでいる。好
ましい実施例においては、ＣＰＵ２は日本電気株式会社
製モデルＶ２０あるいはＶ３０ＣＰＵである。
【００１０】好ましい実施例のＤＭＡ制御ユニット３は
、改良型μＰＤ７１０７１ＤＭＡコントローラである。
、改良型μＰＤ７１０７１ＤＭＡコントローラである。
【００１１】モデルＶ４０あるいはＶ５０マイクロプロ
セッサはメモリ−メモリ間直接転送機能を持たないＤＭ
Ａ制御ユニットを含んでいる。それは、行き先メモリア
ドレス領域をアドレス指定する間、一時的にデータを蓄
積しておく内部レジスタがないためである。従って、モ
デルＶ４０およびＶ５０のＤＭＡユニットはメモリ−Ｉ
／Ｏ間直接転送およびＩ／Ｏ−メモリ間転送は可能であ
る。これらのいずれの転送も、ここではメモリ−Ｉ／Ｏ
転送と呼ぶことにする。
セッサはメモリ−メモリ間直接転送機能を持たないＤＭ
Ａ制御ユニットを含んでいる。それは、行き先メモリア
ドレス領域をアドレス指定する間、一時的にデータを蓄
積しておく内部レジスタがないためである。従って、モ
デルＶ４０およびＶ５０のＤＭＡユニットはメモリ−Ｉ
／Ｏ間直接転送およびＩ／Ｏ−メモリ間転送は可能であ
る。これらのいずれの転送も、ここではメモリ−Ｉ／Ｏ
転送と呼ぶことにする。
【００１２】メモリ−メモリ間直接転送機能を提供する
ために、図１に示すように、１６ビットあるいは８ビッ
トの外部のレジスタ２４は線２７を経由してデータバス
２６に接続されたデータポートに接続される。使用でき
る８ビットレジスタの一例として、モデル７４ＬＳ３７
４がある。
ために、図１に示すように、１６ビットあるいは８ビッ
トの外部のレジスタ２４は線２７を経由してデータバス
２６に接続されたデータポートに接続される。使用でき
る８ビットレジスタの一例として、モデル７４ＬＳ３７
４がある。
【００１３】データビットとアドレスビットとが多重化
されるならば、データバス２６はアドレスバスとしても
動作することができる。
されるならば、データバス２６はアドレスバスとしても
動作することができる。
【００１４】図１の実施例においては、独立のアドレス
バス２８が用いられている。データバス２６上のデータ
をレジスタ２４に格納するための許可信号を与えるため
に、制御線３０がレジスタ２４の入力イネーブル端子に
接続される。データバス２６上に一時的に格納されたデ
ータを出力するためにレジスタ２４を出力可能とするた
めの許可信号を与えるために制御線３２がレジスタ２４
の第１のメモリ装置３４は線３６を介してデータバス２
６に接続され、かつ線３８を経由してアドレスバス２８
に接続される。メモリ装置１０のチップ選択端子は線４
２を介してアドレスデコーダ４０の出力に接続される。
バス２８が用いられている。データバス２６上のデータ
をレジスタ２４に格納するための許可信号を与えるため
に、制御線３０がレジスタ２４の入力イネーブル端子に
接続される。データバス２６上に一時的に格納されたデ
ータを出力するためにレジスタ２４を出力可能とするた
めの許可信号を与えるために制御線３２がレジスタ２４
の第１のメモリ装置３４は線３６を介してデータバス２
６に接続され、かつ線３８を経由してアドレスバス２８
に接続される。メモリ装置１０のチップ選択端子は線４
２を介してアドレスデコーダ４０の出力に接続される。
【００１５】アドレスデコーダ４０のアドレス入力ポー
トはチップ選択アドレス信号を発生するために、線４４
を介して対応するアドレスバスに接続されている。
トはチップ選択アドレス信号を発生するために、線４４
を介して対応するアドレスバスに接続されている。
【００１６】第２のメモリ装置４６は線４８を介してデ
ータバス２６に接続され、かつ線５０を介してアドレス
バス２８に接続される。メモリ装置４６のチップ選択端
子は線５２を介してアドレスデコーダ４０の出力に接続
される。
ータバス２６に接続され、かつ線５０を介してアドレス
バス２８に接続される。メモリ装置４６のチップ選択端
子は線５２を介してアドレスデコーダ４０の出力に接続
される。
【００１７】アドレスとデータビットが多重化されない
とすると、マイクロプロセッサ１０は、線５４を経由し
てアドレスバス２８に、線５６を経由してデータバス２
６にそれぞれ接線されたアドレスポートとデータポート
をもつことになる。
とすると、マイクロプロセッサ１０は、線５４を経由し
てアドレスバス２８に、線５６を経由してデータバス２
６にそれぞれ接線されたアドレスポートとデータポート
をもつことになる。
【００１８】マイクロプロセッサ１０によってレジスタ
２４、メモリ３４及びメモリ４６に与えられる許可信号
及びチップ選択信号は、必要に応じてデータをメモリ３
４からメモリ４６へ、あるいはその逆に転送するために
、ＤＭＡユニット１８中にストアされたデータ転送プロ
グラムに従って、ＤＭＡユニット１８から発生される。 典型的なＤＭＡユニットにおいては、ＤＭＡユニット内
の互いに独立したチャネルは、一方の装置ともう一方の
装置との間でデータ転送を制御するために使用される。 あるメモリ装置に対してデータの送受信を制御するため
のＤＭＡユニット内のチャネルに対し、次のような要件
がチャネル中にプログラムされる。
２４、メモリ３４及びメモリ４６に与えられる許可信号
及びチップ選択信号は、必要に応じてデータをメモリ３
４からメモリ４６へ、あるいはその逆に転送するために
、ＤＭＡユニット１８中にストアされたデータ転送プロ
グラムに従って、ＤＭＡユニット１８から発生される。 典型的なＤＭＡユニットにおいては、ＤＭＡユニット内
の互いに独立したチャネルは、一方の装置ともう一方の
装置との間でデータ転送を制御するために使用される。 あるメモリ装置に対してデータの送受信を制御するため
のＤＭＡユニット内のチャネルに対し、次のような要件
がチャネル中にプログラムされる。
【００１９】・転送のための開始アドレス・転送数
・ＤＭＡ動作モード
・転送量（バイト／ワード単位）
図１に示した実施例において、ＤＭＡユニット１８内の
第１のチャネルは、第１のメモリ３４へ入力あるいは出
力されるデータの転送を制御するようにプログラムされ
ており、一方第２のチャネルは、第２のメモリ４６へ入
力あるいは出力されるデータの転送を制御するようにプ
ログラムされている。ＤＭＡユニット内の他の付加チャ
ネルはメモリ−Ｉ／Ｏ間データ転送に用いることができ
る（たとえば、フライバイサービス等）。
第１のチャネルは、第１のメモリ３４へ入力あるいは出
力されるデータの転送を制御するようにプログラムされ
ており、一方第２のチャネルは、第２のメモリ４６へ入
力あるいは出力されるデータの転送を制御するようにプ
ログラムされている。ＤＭＡユニット内の他の付加チャ
ネルはメモリ−Ｉ／Ｏ間データ転送に用いることができ
る（たとえば、フライバイサービス等）。
【００２０】メモリ装置３４からメモリ装置４６へデー
タを直接転送するために、ＤＭＡユニット１８はまず第
１のチャネルを用いてソースメモリ装置３４からレジス
タ２４へアドレスされたデータを直接転送するように要
求されるが、この場合、レジスタ２４はあたかもＩ／Ｏ
装置のように取り扱われる。
タを直接転送するために、ＤＭＡユニット１８はまず第
１のチャネルを用いてソースメモリ装置３４からレジス
タ２４へアドレスされたデータを直接転送するように要
求されるが、この場合、レジスタ２４はあたかもＩ／Ｏ
装置のように取り扱われる。
【００２１】次のサイクルでは、ＤＭＡユニット１８内
の第２のチャネルが行先メモリ装置４６のアドレスされ
た領域にレジスタ２４の内容を転送し、メモリ−メモリ
間転送は完了する。ここでもレジスタ２４は実質的にＩ
／Ｏ装置として取り扱われている。
の第２のチャネルが行先メモリ装置４６のアドレスされ
た領域にレジスタ２４の内容を転送し、メモリ−メモリ
間転送は完了する。ここでもレジスタ２４は実質的にＩ
／Ｏ装置として取り扱われている。
【００２２】更に、同様の技術を用いて、メモリ装置３
４内のある領域からメモリ装置３４内の他の領域にデー
タを転送することができる。あるいは、メモリ装置４６
内のある領域からメモリ装置４６内の他の領域にデータ
を転送できる。
４内のある領域からメモリ装置３４内の他の領域にデー
タを転送することができる。あるいは、メモリ装置４６
内のある領域からメモリ装置４６内の他の領域にデータ
を転送できる。
【００２３】このようにして、図１の構成を用いて、Ｄ
ＭＡユニット１８の２つのチャネルはメモリ−メモリ間
転送機能を達成できる。モデルＶ４０及びＶ５０マイク
ロプロセッサにおいて、ＤＭＡユニット１８は４つのチ
ャネルを有しているので、残りの２つのチャネルがフラ
イバイサービス利用可能である。
ＭＡユニット１８の２つのチャネルはメモリ−メモリ間
転送機能を達成できる。モデルＶ４０及びＶ５０マイク
ロプロセッサにおいて、ＤＭＡユニット１８は４つのチ
ャネルを有しているので、残りの２つのチャネルがフラ
イバイサービス利用可能である。
【００２４】ＤＭＡユニットを組み込んだマイクロプロ
セッサは、通常、メモリ−メモリ間直接転送を実行する
ために初期化するようにプログラムされており、それは
ＤＭＡユニットに内蔵された複数のチャネルを初期化処
理する期間中に行う。図２は、当業者によれば容易にソ
フトウェアに書き込むことができる初期設定手順の一例
のフローチャートである。
セッサは、通常、メモリ−メモリ間直接転送を実行する
ために初期化するようにプログラムされており、それは
ＤＭＡユニットに内蔵された複数のチャネルを初期化処
理する期間中に行う。図２は、当業者によれば容易にソ
フトウェアに書き込むことができる初期設定手順の一例
のフローチャートである。
【００２５】先ず、手順６０において、ＤＭＡユニット
内の種々のレジスタがリセットされる。手順６４及び手
順６６において、第１のチャネル及び第２のチャネルに
対する開始アドレス及び転送数が、ＤＭＡユニットの適
切なレジスタにロードされる。次に、手順６８において
、ＤＭＡ動作モードが選択される。図２の場合には、モ
デルＶ４０あるいはＶ５０マイクロプロセッサを使用す
ることを仮定していて、バスモード及び自動初期化状態
が選択される。最後に、手順７０及び手順７２において
、書き込みタイミングとチャネル優先権が、ＤＭＡユニ
ットの活性化に続いてセットされる。
内の種々のレジスタがリセットされる。手順６４及び手
順６６において、第１のチャネル及び第２のチャネルに
対する開始アドレス及び転送数が、ＤＭＡユニットの適
切なレジスタにロードされる。次に、手順６８において
、ＤＭＡ動作モードが選択される。図２の場合には、モ
デルＶ４０あるいはＶ５０マイクロプロセッサを使用す
ることを仮定していて、バスモード及び自動初期化状態
が選択される。最後に、手順７０及び手順７２において
、書き込みタイミングとチャネル優先権が、ＤＭＡユニ
ットの活性化に続いてセットされる。
【００２６】マイクロプロセッサ１０の動作中に、ＤＭ
Ａユニット１８がメモリ−メモリ間あるいはメモリ−Ｉ
／Ｏ間の一方のデータ転送を要求に従って制御している
限り、ＣＰＵ１４はデータバス２６あるいはアドレスバ
ス２８を必要としない他の動作を遂行することができる
。ＤＭＡユニットとＣＰＵとはどちらがアドレスバス及
びデータバスを制御すべきかを決定するために互いに交
信している。
Ａユニット１８がメモリ−メモリ間あるいはメモリ−Ｉ
／Ｏ間の一方のデータ転送を要求に従って制御している
限り、ＣＰＵ１４はデータバス２６あるいはアドレスバ
ス２８を必要としない他の動作を遂行することができる
。ＤＭＡユニットとＣＰＵとはどちらがアドレスバス及
びデータバスを制御すべきかを決定するために互いに交
信している。
【００２７】図１に示すように接続されているとき、マ
イクロプロセッサ１０内のＤＭＡユニット１８は、シス
テムのハードディスクドライブから主メモリにデータの
ブロック転送を行うときに特に有用であり、それによっ
てＣＰＵは主メモリ内の新しいデータの処理ができる。 加えて、ＤＭＡユニット１８は、拡張されたメモリ管理
にも用いられ、その際データのブロックは外部ＲＡＭか
ら主メモリへ転送される。
イクロプロセッサ１０内のＤＭＡユニット１８は、シス
テムのハードディスクドライブから主メモリにデータの
ブロック転送を行うときに特に有用であり、それによっ
てＣＰＵは主メモリ内の新しいデータの処理ができる。 加えて、ＤＭＡユニット１８は、拡張されたメモリ管理
にも用いられ、その際データのブロックは外部ＲＡＭか
ら主メモリへ転送される。
【００２８】このようにして、新規な回路及びメモリ−
メモリ間直接転送を遂行する方法が説明された。
メモリ間直接転送を遂行する方法が説明された。
【００２９】上記の発明は、種々の形式のマイクロプロ
セッサに適用可能であり、またモデルＶ４０あるいはＶ
５０マイクロプロセッサに限定されるものではない。更
に、ＤＭＡユニットとして図１ではマイクロプロセッサ
内部に接続されるように示したが、ＤＭＡユニットは別
のユニットであっても良く、また他の形式の回路と共に
１つの集積回路内に一定化されていても良い。
セッサに適用可能であり、またモデルＶ４０あるいはＶ
５０マイクロプロセッサに限定されるものではない。更
に、ＤＭＡユニットとして図１ではマイクロプロセッサ
内部に接続されるように示したが、ＤＭＡユニットは別
のユニットであっても良く、また他の形式の回路と共に
１つの集積回路内に一定化されていても良い。
【００３０】
【発明の効果】以上説明したように本構成を用いれば、
マイクロプロセッサがＤＭＡコントローラ内部のレジス
タを除去することによって、比較的小面積のマイクロプ
ロセッサでユーザーの要求を満足することができる。し
かしながら、メモリ−メモリ間直接転送能力をユーザが
同様に要求するときは、マイクロプロセッサとこのメモ
リ−メモリ間直接能力を供給するレジスタとを結合すれ
ば良い。
マイクロプロセッサがＤＭＡコントローラ内部のレジス
タを除去することによって、比較的小面積のマイクロプ
ロセッサでユーザーの要求を満足することができる。し
かしながら、メモリ−メモリ間直接転送能力をユーザが
同様に要求するときは、マイクロプロセッサとこのメモ
リ−メモリ間直接能力を供給するレジスタとを結合すれ
ば良い。
【図１】本発明の好ましい実施例を示すシステムブロッ
ク図。
ク図。
【図２】マイクロプロセッサ内のＤＭＡユニットに対す
る初期設定フローチャートの一例を示す流れ図。
る初期設定フローチャートの一例を示す流れ図。
１０ マイクロプロセッサ
１４ ＣＰＵ
１８ ＤＭＡ
２４ レジスタ
２６ データバス
２８ アドレスバス
３４，４６ メモリ
４０ アドレスデコーダ
Claims (1)
- 【請求項１】 ＤＭＡユニットとＣＰＵとを有するマ
イクロプロセッサをバスを介して少なくとも２つの外部
メモリに接続したマイクロコンピュータシステムにおい
て、前記バスに接続され、メモリ−メモリ間直接データ
転送に使用される外部レジスタを設けたことを特徴とす
るマイクロコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US54932990A | 1990-07-06 | 1990-07-06 | |
| US07/5490329 | 1990-07-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363746A true JPH04363746A (ja) | 1992-12-16 |
Family
ID=24192546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165739A Pending JPH04363746A (ja) | 1990-07-06 | 1991-07-05 | Ｄｍａ機能を有するマイクロコンピュータシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5416916A (ja) |
| EP (1) | EP0464848B1 (ja) |
| JP (1) | JPH04363746A (ja) |
| DE (1) | DE69119149T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519205B2 (ja) * | 1996-03-21 | 2004-04-12 | シャープ株式会社 | Ｄｍａコントローラ |
| US6092124A (en) * | 1998-04-17 | 2000-07-18 | Nvidia Corporation | Method and apparatus for accelerating the rendering of images |
| US6163818A (en) * | 1998-08-27 | 2000-12-19 | Xerox Corporation | Streaming memory controller for a PCI bus |
| US6202106B1 (en) | 1998-09-09 | 2001-03-13 | Xilinx, Inc. | Method for providing specific knowledge of a structure of parameter blocks to an intelligent direct memory access controller |
| US6658502B1 (en) | 2000-06-13 | 2003-12-02 | Koninklijke Philips Electronics N.V. | Multi-channel and multi-modal direct memory access controller for optimizing performance of host bus |
| US6662258B1 (en) * | 2000-08-22 | 2003-12-09 | Integrated Device Technology, Inc. | Fly-by support module for a peripheral bus |
| US6614695B2 (en) * | 2001-08-24 | 2003-09-02 | Micron Technology, Inc. | Non-volatile memory with block erase |
| US6865638B1 (en) * | 2001-08-31 | 2005-03-08 | Integrated Device Technology, Inc. | Apparatus and method for transferring multi-byte words in a fly-by DMA operation |
| DE10300030A1 (de) * | 2003-01-03 | 2004-07-22 | Micronas Gmbh | DMA-Modul und Betriebsverfahren hierfür |
| DE60313118D1 (de) * | 2003-02-04 | 2007-05-24 | Sgs Thomson Microelectronics | Halbleiterschaltkreis zur Entschlüsselung |
| US20060101210A1 (en) * | 2004-10-15 | 2006-05-11 | Lance Dover | Register-based memory command architecture |
| US8367460B2 (en) | 2010-06-22 | 2013-02-05 | Micron Technology, Inc. | Horizontally oriented and vertically stacked memory cells |
| US11487473B2 (en) * | 2018-07-23 | 2022-11-01 | SK Hynix Inc. | Memory system |
| US11288012B2 (en) * | 2018-07-23 | 2022-03-29 | SK Hynix Inc. | Memory system |
| US10915470B2 (en) | 2018-07-23 | 2021-02-09 | SK Hynix Inc. | Memory system |
| KR102516584B1 (ko) * | 2018-11-21 | 2023-04-03 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
| KR102513919B1 (ko) | 2018-11-05 | 2023-03-27 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4481578A (en) * | 1982-05-21 | 1984-11-06 | Pitney Bowes Inc. | Direct memory access data transfer system for use with plural processors |
| US5007012A (en) * | 1988-09-09 | 1991-04-09 | Advanced Micro Devices, Inc. | Fly-by data transfer system |
| US5193193A (en) * | 1988-09-14 | 1993-03-09 | Silicon Graphics, Inc. | Bus control system for arbitrating requests with predetermined on/off time limitations |
| US5119485A (en) * | 1989-05-15 | 1992-06-02 | Motorola, Inc. | Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation |
-
1991
- 1991-07-05 JP JP3165739A patent/JPH04363746A/ja active Pending
- 1991-07-05 DE DE69119149T patent/DE69119149T2/de not_active Expired - Fee Related
- 1991-07-05 EP EP91111240A patent/EP0464848B1/en not_active Expired - Lifetime
-
1993
- 1993-02-02 US US08/012,613 patent/US5416916A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5416916A (en) | 1995-05-16 |
| DE69119149T2 (de) | 1997-01-16 |
| EP0464848B1 (en) | 1996-05-01 |
| EP0464848A2 (en) | 1992-01-08 |
| EP0464848A3 (en) | 1992-04-15 |
| DE69119149D1 (de) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157970A (en) | Direct memory access system using time-multiplexing for transferring address, data, and control and a separate control line for serially transmitting encoded DMA channel number | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH10187359A (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| US6260081B1 (en) | Direct memory access engine for supporting multiple virtual direct memory access channels | |
| JP4800207B2 (ja) | リードアドレス可能バーチャルｄｍａコントロール及び状態レジスタ | |
| JPH0719426B2 (ja) | デイスク制御装置 | |
| US5668957A (en) | Method and apparatus for providing virtual DMA capability on an adapter connected to a computer system bus with no DMA support | |
| EP0651333B1 (en) | Direct memory access controller | |
| US5414866A (en) | One-chip microcomputer with parallel operating load and unload data buses | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6142293B2 (ja) | ||
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JPH0628307A (ja) | バス制御装置 | |
| JPS6162961A (ja) | 入出力機器 | |
| EP0814412B1 (en) | A digital signal processor and a method for interfacing a digital signal processor | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH02227761A (ja) | データ転送制御装置及びデータ処理システム | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPH0424733B2 (ja) | ||
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPS60114927A (ja) | フアイルメモリアクセス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991130 |