JPH0241927Y2 - - Google Patents
Info
- Publication number
- JPH0241927Y2 JPH0241927Y2 JP3830283U JP3830283U JPH0241927Y2 JP H0241927 Y2 JPH0241927 Y2 JP H0241927Y2 JP 3830283 U JP3830283 U JP 3830283U JP 3830283 U JP3830283 U JP 3830283U JP H0241927 Y2 JPH0241927 Y2 JP H0241927Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- active element
- fet
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はインピーダンス変換回路に関するもの
である。
である。
一般に、オシロスコープの入力回路等には、高
いインピーダンスで入力された信号を低いインピ
ーダンスで出力させるものが用いられており、従
来は第１図及び第２図に示すようなインピーダン
ス変換回路が用いられていた。第１図に示すもの
においては、出力端V0にトランジスタQ5，Q6の
VBEによる動作電圧が生じるために、この出力を
受けるべき次段の回路には差動回路を用いなけれ
ばならない。このため、回路構成が複雑になり、
コストアツプとなる等の欠点があつた。また、第
２図に示すものは所謂複合増幅器であるが、この
型式のものにおいては、抵抗R1及びR2の抵抗値
に精度を要するため、その調整が面倒であり、ま
た、出力端V0の負荷RLが変動する場合には、負
荷RLと出力トランジスタQ7の出力インピーダン
スとにより減衰器が構成されるため、負荷変動の
たびに抵抗R1，R2を調整しなければならない。
この調整を怠つた場合には高周波分の利得だけが
負荷変動の影響を受けるために、方形波特性にお
いてオーバーシユートやテイルト等の歪が生ずる
ため、常に調整を行う必要があり、信頼性にも欠
けるものであつた。
いインピーダンスで入力された信号を低いインピ
ーダンスで出力させるものが用いられており、従
来は第１図及び第２図に示すようなインピーダン
ス変換回路が用いられていた。第１図に示すもの
においては、出力端V0にトランジスタQ5，Q6の
VBEによる動作電圧が生じるために、この出力を
受けるべき次段の回路には差動回路を用いなけれ
ばならない。このため、回路構成が複雑になり、
コストアツプとなる等の欠点があつた。また、第
２図に示すものは所謂複合増幅器であるが、この
型式のものにおいては、抵抗R1及びR2の抵抗値
に精度を要するため、その調整が面倒であり、ま
た、出力端V0の負荷RLが変動する場合には、負
荷RLと出力トランジスタQ7の出力インピーダン
スとにより減衰器が構成されるため、負荷変動の
たびに抵抗R1，R2を調整しなければならない。
この調整を怠つた場合には高周波分の利得だけが
負荷変動の影響を受けるために、方形波特性にお
いてオーバーシユートやテイルト等の歪が生ずる
ため、常に調整を行う必要があり、信頼性にも欠
けるものであつた。
本考案の目的は、上記した従来のものの欠点を
解消し、簡単な回路構成で高い信頼性が得られる
ようにしたインピーダンス変換回路を提供するこ
とにある。
解消し、簡単な回路構成で高い信頼性が得られる
ようにしたインピーダンス変換回路を提供するこ
とにある。
以下、本考案の構成をその実施例である第３図
乃至第５図に基づいて説明する。
乃至第５図に基づいて説明する。
図中、１は入力電圧を高インピーダンスで入力
できる第１の能動素子であつて、実施例において
はソースフオロワとなつているFETが用いられ
ている。２は上記FET１からの出力を入力とし
て低インピーダンスで出力できるようになつてい
る第２の能動素子としてのトランジスタであつ
て、エミツタフオロワとして用いられている。３
は上記FET１の電流源たる第３の能動素子とし
てのFET、４は上記FET３の電流量を制御する
ための制御用素子としてのトランジスタである。
できる第１の能動素子であつて、実施例において
はソースフオロワとなつているFETが用いられ
ている。２は上記FET１からの出力を入力とし
て低インピーダンスで出力できるようになつてい
る第２の能動素子としてのトランジスタであつ
て、エミツタフオロワとして用いられている。３
は上記FET１の電流源たる第３の能動素子とし
てのFET、４は上記FET３の電流量を制御する
ための制御用素子としてのトランジスタである。
第３図に示す第１の実施例においてはトランジ
スタ４のベース・エミツタ間電圧はトランジスタ
２のベース電圧VB2とFET１のゲート電圧Viの電
圧に等しく、且つVB2とV0（出力電圧）間の電圧
にも等しくなるようになつている。即ち、FET
１のソース電流IS1はFET３のソース電流IS3とト
ランジスタ２のベース電流IB2との和（IS1＝IS3＋
IS2）となり、ポイント５（矢示の線路）とトラ
ンジスタ４のエミツタ６との間の電圧差VFとト
ランジスタ２のベース電圧VB2とFET１のゲート
電圧Viとの電圧差VGとの差（VF−VG）はRS1（抵
抗）＋１／gnとなる（ｇｍは相互コンダクタンス）。
スタ４のベース・エミツタ間電圧はトランジスタ
２のベース電圧VB2とFET１のゲート電圧Viの電
圧に等しく、且つVB2とV0（出力電圧）間の電圧
にも等しくなるようになつている。即ち、FET
１のソース電流IS1はFET３のソース電流IS3とト
ランジスタ２のベース電流IB2との和（IS1＝IS3＋
IS2）となり、ポイント５（矢示の線路）とトラ
ンジスタ４のエミツタ６との間の電圧差VFとト
ランジスタ２のベース電圧VB2とFET１のゲート
電圧Viとの電圧差VGとの差（VF−VG）はRS1（抵
抗）＋１／gnとなる（ｇｍは相互コンダクタンス）。
そこで、トランジスタ４のベース７とポイント５
との間の抵抗RBをRS1＋１／gnに設定することによ り電圧差｛（RS1＋１／gn）・IB2｝を相殺することが できる。
との間の抵抗RBをRS1＋１／gnに設定することによ り電圧差｛（RS1＋１／gn）・IB2｝を相殺することが できる。
動作点を不安定にする最も大きな要因はVGS，
VBE，ID，IB等の温度ドリフトであることが知ら
れているが、抵抗RS1＝抵抗RS2＝RSに設定すると
共に抵抗RB＝RS＋１／gnに設定することによりFET １とFET３とのドリフト分及びトランジスタ２
とトランジスタ４とのドリフト分を相殺すること
ができる。また、エミツタ６の電圧はFET３の
ゲート電圧であると共にトランジスタ４のエミツ
タ電圧でもあるため、これに対応して、FET１
のゲート電圧Viとトランジスタ２のエミツタ電
圧V0は相互に等しい電圧となる。
VBE，ID，IB等の温度ドリフトであることが知ら
れているが、抵抗RS1＝抵抗RS2＝RSに設定すると
共に抵抗RB＝RS＋１／gnに設定することによりFET １とFET３とのドリフト分及びトランジスタ２
とトランジスタ４とのドリフト分を相殺すること
ができる。また、エミツタ６の電圧はFET３の
ゲート電圧であると共にトランジスタ４のエミツ
タ電圧でもあるため、これに対応して、FET１
のゲート電圧Viとトランジスタ２のエミツタ電
圧V0は相互に等しい電圧となる。
以上述べたように、素子のドリフトや有害な電
圧差を生じることはないため、入力と出力との動
作点を等しくすることができ、例えば、入力が
OVであれば出力もOVとすることができる。し
かも、ソースフオロワとエミツタフオロワを組み
合わせた構成となつているため第２図で説明した
ような負荷変動による悪影響が生じることもな
い。なお、第４図はトランジスタ２，４を夫々
PNP型トランジスタに置換した第２の実施例、
第５図は上記第１及び第２の実施例においてトラ
ンジスタ２，４の夫々のエミツターコレクタ間を
独立した電源に接続した例を示す第３の実施例で
ある。図面においてはFETとしてＮチヤンネル
のものが示されているが、Ｐチヤンネルのもので
も良く、また、一般のトランジスタを使用するこ
とも可能であり、FET１，３やトランジスタ２，
４として特性の揃つたものを用いることにより更
にドリフトを低減（10ｍＶ／℃程度）させること
ができる。
圧差を生じることはないため、入力と出力との動
作点を等しくすることができ、例えば、入力が
OVであれば出力もOVとすることができる。し
かも、ソースフオロワとエミツタフオロワを組み
合わせた構成となつているため第２図で説明した
ような負荷変動による悪影響が生じることもな
い。なお、第４図はトランジスタ２，４を夫々
PNP型トランジスタに置換した第２の実施例、
第５図は上記第１及び第２の実施例においてトラ
ンジスタ２，４の夫々のエミツターコレクタ間を
独立した電源に接続した例を示す第３の実施例で
ある。図面においてはFETとしてＮチヤンネル
のものが示されているが、Ｐチヤンネルのもので
も良く、また、一般のトランジスタを使用するこ
とも可能であり、FET１，３やトランジスタ２，
４として特性の揃つたものを用いることにより更
にドリフトを低減（10ｍＶ／℃程度）させること
ができる。
本考案に係るインピーダンス変換回路によれ
ば、入力電圧を高インピーダンスで入力できる第
１の能動素子と、該第１の能動素子からの出力を
入力とし低インピーダンスで出力できるようにな
つている第２の能動素子と、上記第１の能動素子
の電流源たる第３の能動素子と、該第３の能動素
子の電流量を制御するための制御用素子とが含ま
れているから、入力と出力との動作点を一致させ
ることができ、高い精度を得ることができる。
ば、入力電圧を高インピーダンスで入力できる第
１の能動素子と、該第１の能動素子からの出力を
入力とし低インピーダンスで出力できるようにな
つている第２の能動素子と、上記第１の能動素子
の電流源たる第３の能動素子と、該第３の能動素
子の電流量を制御するための制御用素子とが含ま
れているから、入力と出力との動作点を一致させ
ることができ、高い精度を得ることができる。
また、ドリフトに対する温度特性を大巾に改善
することができると共に、負荷抵抗の変動に対し
ても動作を安定させることができるため回路の信
頼性を向上させることができる等の優れた特長が
ある。
することができると共に、負荷抵抗の変動に対し
ても動作を安定させることができるため回路の信
頼性を向上させることができる等の優れた特長が
ある。
第１図及び第２図は従来のインピーダンス変換
回路を示す回路図、第３図乃至第５図は本考案に
係るインピーダンス変換回路の実施例を示し、第
３図は第１の実施例を示す回路図、第４図及び第
５図は夫々第２、第３の実施例を示す回路図であ
る。 １……第１の能動素子としてのFET、２……
第２の能動素子としてのトランジスタ、３……第
３の能動素子としてのFET、４……制御用素子
としてのトランジスタ。
回路を示す回路図、第３図乃至第５図は本考案に
係るインピーダンス変換回路の実施例を示し、第
３図は第１の実施例を示す回路図、第４図及び第
５図は夫々第２、第３の実施例を示す回路図であ
る。 １……第１の能動素子としてのFET、２……
第２の能動素子としてのトランジスタ、３……第
３の能動素子としてのFET、４……制御用素子
としてのトランジスタ。
Claims (1)
- 入力電圧を高インピーダンスで入力できる第１
の能動素子と、該第１の能動素子からの出力を入
力とし低インピーダンスで出力できるようになつ
ている第２の能動素子と、上記第１の能動素子の
電流源たる第３の能動素子と、該第３の能動素子
の電流量を制御するための制御用素子とが含まれ
ていることを特徴とするインピーダンス変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3830283U JPS59144914U (ja) | 1983-03-18 | 1983-03-18 | インピ−ダンス変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3830283U JPS59144914U (ja) | 1983-03-18 | 1983-03-18 | インピ−ダンス変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144914U JPS59144914U (ja) | 1984-09-27 |
| JPH0241927Y2 true JPH0241927Y2 (ja) | 1990-11-08 |
Family
ID=30168974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3830283U Granted JPS59144914U (ja) | 1983-03-18 | 1983-03-18 | インピ−ダンス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144914U (ja) |
-
1983
- 1983-03-18 JP JP3830283U patent/JPS59144914U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59144914U (ja) | 1984-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409053B2 (ja) | 複合差動増幅器 | |
| JPH02117208A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JPS6038048B2 (ja) | 誤差増幅回路 | |
| US4216435A (en) | Voltage-to-current converter apparatus | |
| JPH07106875A (ja) | 半導体集積回路 | |
| JPS5857807A (ja) | 電圧制御可変利得回路 | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| US4884039A (en) | Differential amplifier with low noise offset compensation | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| JPS631766B2 (ja) | ||
| EP0164182B1 (en) | Jfet active load input stage | |
| KR930002040B1 (ko) | 증폭기 | |
| KR20010034029A (ko) | 값이 절대 온도에 비례하는 기준 전류를 전달하는 전류발생기 | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0241927Y2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH09120317A (ja) | 高精度定電流源回路 | |
| JPS6132842B2 (ja) | ||
| US5334949A (en) | Differential amplifiers | |
| JPS6123403A (ja) | 差動増幅回路 | |
| US5170134A (en) | Fast buffer | |
| JPS622722B2 (ja) |