JPH0242547A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH0242547A
JPH0242547A JP63192714A JP19271488A JPH0242547A JP H0242547 A JPH0242547 A JP H0242547A JP 63192714 A JP63192714 A JP 63192714A JP 19271488 A JP19271488 A JP 19271488A JP H0242547 A JPH0242547 A JP H0242547A
Authority
JP
Japan
Prior art keywords
storage device
contents
window area
register
base register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63192714A
Other languages
English (en)
Inventor
Toshiaki Arai
利明 新井
Hisashi Katada
片田 久
Katsumi Takeda
竹田 克己
Yoshitaka Ofusa
大房 義隆
Hirofumi Nagasuga
弘文 長須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63192714A priority Critical patent/JPH0242547A/ja
Publication of JPH0242547A publication Critical patent/JPH0242547A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ページ単位にデータを格納および転送する拡
張記憶装置の利用方式に係わり、拡張記憶装置をプロセ
ッサ命令を用いて直接参照する機構に係わる。
〔従来の技術〕
大型計算機システムの分野では、主記憶装置(容量数百
メガバイト、アクセス速度数十〜数百ナノ秒)と磁気デ
ィスク装置(容量数ギガバイト/装置、アクセス速度数
十ミリ秒)のギャップを埋める記憶装置として電子的な
記憶手段である拡張記憶を、主記憶装置と磁気ディスク
装置との間に配置し、主記憶装置の利用効率を高める方
式が広まりつつある。特公昭58−9276に開示され
ているように、拡張記憶装置の特徴は以下のものである
(1)主記憶装置に比べれば低速であるが、磁気ディス
ク装置に比べればアクセス時間は171000程度であ
り、非常に高速である。
(2)ページ(4KB)単位にデータを格納、又は主記
憶との間で転送する。
(3)従来のチャンネルを使用した非同期命令によるア
クセス手段の他に、同期命令を使用した主記憶との直接
データ転送を可能としている。
(4)アーキテクチャ上の仮想記憶領域の限界(2GB
)を越えた領域に対しても高速なアクセスが可能である
以上のような特徴を活かし、拡張記憶装置はページング
用の記憶装置として使用される。すなわち、主記憶のオ
ーバフロー領域として拡張記憶装置を使用するため、そ
の利点である、高速、大容量であるという点をアプリケ
ーションユーザが直接使用することは不可能である。
〔発明が解決しようとする課題〕
本発明の利点及び目的は次のとおりである。
(1)高速な拡張記憶装置を、ユーザプログラムから従
来の命令を使用して直接アクセスする手段を提供するこ
と。
(2)アーキテクチャ上の仮想領域の限界を越えた容量
のデータを、データが仮想領域上に配置されている場合
と同様の手段でアクセス可能とすること。
(3)拡張記憶装置のページブロックを主記憶上に取り
込みこの内容を更新した場合には自動的に(更新処理を
行ったプログラムが明示的に指定すること無く)拡張記
憶装置上の該当ブロックを同一の内容で置き換えること
〔課題を解決するための手段〕
本発明は、拡張記憶装置の内容を主記憶上でアクセスす
るため、汎用レジスタの任意のレジスタを拡張記憶装置
アクセス専用の基底レジスタを宣iする手段を設けた。
また、仮想記憶上にアクセス用のウィンドウ領域を設定
し、そのウィンドウ領域用のページテーブルおよび補助
記憶用ページテーブルを該当基底レジスタに対応付ける
マツピングテーブルを用意した。ウィンドウ領域でペー
ジフォールトが発生した場合には、前記マツピングテー
ブルを検索して対応する基底レジスタを求め、その内容
をインデックスとして拡張記憶装置からページブロック
を読み込み、ページテーブルを更新して該当ウィンドウ
領域に対するアドレス変換機構を確立する。更に、基底
レジスタの内容が変更された場合には、前記マツピング
テーブルを検索して、該当するウィンドウ領域を求め、
その内容を拡張記憶装置に書き呂す機構を設けた。
〔作用〕
上記の基底レジスタ宣1゛により、ウィンドウ領域と拡
張記憶装置が関連付けられる。そして、ページフォール
トを契機に該当基底レジスタをインデックスとして該当
する拡散記憶ページブロックが読み込まれ、その内容が
、前記ウィンドウ領域を通してアクセス可能となる。ま
た、基底レジスタの内容が変更された場合には、該当す
るウィンドウ領域の内容を拡張記憶装置の該当ページブ
ロックに書き出すことにより、主記憶上で書き換えられ
た内容が拡張記憶中に退避される。
〔実施例〕
本発明の実施例を図を用いて説明する。
第1図は、本発明の拡張記憶アクセス用ウィンドウ領域
の参照機構の一実施例である。命令レジスタ10には次
に実行すべき命令が取り込まれている。命令はその命令
コード部10によってオペランドアドレスの算出方式が
異なる。ここでは、最も複雑なRX形式の命令を例に、
以下説明する。
第二オペランドを規定するインデックスレジスタ部13
.ペースレジスタ部14は各々汎用レジスタ解読器16
.17によってデコードされ、汎用レジスタアレイ20
から指定されたレジスタの内容が取り出される。
一方、命令のペースレジスタ部14はウィンドウアクセ
ス用アクセスレジスタ解読器21で解読され、アクセス
レジスタアレイ22から対応するエントリが選択される
。取り出されたアクセスレジスタ25には無効ビット2
6.ウィンドウベースアドレス27が格納されている。
無効ビット26はアクセスレジスタ25が有効であるか
否かを示す、無効ビット26がオフである場合にはアク
セスレジスタ25中のウィンドウアドレス27がオペラ
ンドアドレスの算出に用いられる。無効ビット16がオ
ンである場合には命令のペースレジスタ部14で指定さ
れた汎用レジスタの内容がオペランドアドレスに用いら
れる。上記のいすかの値と命令のインデックス部13で
指定された汎用レジスタの内容と変位部15が加算器3
0で加算され、命令のオペランドアドレス31が求めら
れる。
オペランドアドレス31のアドレス変換方式は従来方式
と同様である。セグメントテーブル起点レジスタ35の
内容とオペランドアドレス31のセグメントインデック
ス部32を4倍した値が加算され、セグメントテーブル
36の対応するエントリ37が求められる1次に、セグ
メントテーブルエントリ37中のページテーブルアドレ
スにオペランドアドレス31のページインデックス部3
3を4倍した値を加えてページテーブル38の対応する
エントリ39が求められる。ページテーブルエントリ中
の主記憶ページアドレスにオペランドアドレス31の変
位部34が加えられ、その結果がオペランドアドレス3
1に対応する主記憶のアドレスである。
ページテーブルエントリ39中のページ無効ビット41
は該当ページテーブルが無効であることを示し、該ビッ
トがオンである場合には主記憶参照は行われず、ページ
フォールト割込み信号42がオンとなる。これを契機と
して、ページフォールト割込みが発生し、O8が拡張記
憶の内容をウィンドウ領域に読み込み、ウィンドウ領域
のアドレス変換機構を確立する。
第2図は、ウィンドウ領域におけるページフォールト処
理のフローチャートである。まず、ウィンドウ領域でペ
ージフォールトが発生したか否がをチエツクする。アク
セスレジスタアレイの全てのエントリを検索しくステッ
プ201)、格納されでいるウィンドウ領域とページフ
ォールトアドレスを比較する(ステップ202)、一致
したエントリがない場合には、通常のページフォールト
処理が実施される(ステップ203)。もし、該当する
ウィンドウ領域が有る場合には、その領域に拡張記憶の
内容を読み込む、まず、該ウィンドウ領域のページテー
ブルアドレスを求める(ステップ204)、次に、該当
ウィンドウ領域に実ページを割り付ける(ステップ20
5)。以上のステップ204、およびステップ205の
操作は従来のページフォールト処理と同一である0次に
、該当ウィンドウ領域に対応付けられている基底レジス
タを求める。これは、該当ウィンドウ領域が指定されて
いるアクセスレジスタ番号と一致している(ステップ2
06)、ステップ206で求めたレジスタの内容をイン
デックスとして拡張記憶からページブロックをステップ
205で割り付けた実ページに読み込む(ステップ20
7)、最後に、ステップ204で求めたページテーブル
を無効ビットをオフとし該当ウィンドウ領域を7クセス
可能とする。
第3図は拡張記憶参照用の基底レジスタとして宣iした
レジスタの内容を更新する際の、ウィンドウ領域の拡張
領域への退避と、新データの読み込み機能の実施例であ
る。レジスタに対する書き込み信号301.レジスタ選
択信号302.書き込みデータ303はいずれも外部か
ら与えられる。
レジスタ書き込み信号302がオンである場合には、レ
ジスタ選択信号がアクセスレジスタ選択器304によっ
て選択され、アクセスレジスタアレイ22のエントリが
選択される。アクセスレジスタエントリ中の無効ビット
26がオフであれば、アクセスレジスタエントリ25中
のウィンドウベースアドレス部27はアドレス変換され
、対応する実アドレスが求められる。
一方、アクセスレジスタエントリ25中の無効ビット2
6がオフであれば、ウィンドウ領域の実記憶330の内
容が、基底レジスタとして宣i゛されたレジスタの内容
をインデックスとした拡張記憶320内のページブロッ
ク322に書き込まれる。その後、基底レジスタの新た
な内容となる各込みデータ303をインデックスとした
各著記憶320のページブロック321の内容がウィン
ドウ領域の実記憶330に読み込まれる。
第4図は、拡張記憶参照のための基底レジスタ宣i命令
の実施例である。命令レジスタ10には基底レジスタ宣
i゛命令が取り込まれている。第一オペランド402.
第二オペランド403は共に汎用レジスタを指定し、第
一オペランド402は基底レジスタとして使用すること
を宣iする汎用レジスタの番号を指定する。また、第二
オペランド403はウィンドウ領域の仮想アドレスを指
定する。
命令のオペランド部401は命令解読器404で解読さ
れ、基底レジスタ宣i命令の場合には信号線406がオ
ンとなる。信号線406がオンである場合には、第二オ
ペランドで指定されたレジスタの内容がレジスタ選択器
405とレジスタアレイ20によって選択され、第一オ
ペランド402とアクセスレジスタ選択器406で選択
されたアクセスレジスタアレイ22のエントリ25中の
ウィンドウベースアドレス部に格納される。同時にアク
セスレジスタ無効ビット26がリセットされる。
〔発明の効果〕
以上のように、本発明に依れば、拡張記憶装置を通常命
令を使用して直接プログラムからアクセスできる。
【図面の簡単な説明】
第1図は、拡張記憶参照機構の実施例である。 第2図は、ウィンドウ領域におけるページフォールト処
理の実施例である。第3図は、基底レジスタ書替時のウ
ィンドウ領域更新機構の実施例である。第4図は基底レ
ジスタ宣i°命令の実施例である。 10・・・命令レジスタ、14・・・ベースレジスタ部
、20・・・汎用レジスタアレイ、22・・・アクセス
レジスタアレイ、26・・・無効ビット、27・・・ウ
ィンドウベースアドレス、30・・・加算器、31・・
・オペランドアドレス、42・・・ページフォールト割
込み信42 ヤーシ゛々−ルト割ヱN瀝4;号I 3ρ2 Lジスク1才にイき号 3I38込鼾デ′−タ 3ρ4 丁7色スLジスZ諺1才に器 3ZJ  肱張記境 330 実tし情L

Claims (1)

  1. 【特許請求の範囲】 1、プロセッサと、主記憶装置と、データをページ単位
    に前記主記憶装置との間で転送する拡張記憶装置とを有
    し、主記憶装置と仮想記憶装置のマッピングをページテ
    ーブルを用いて行い、仮想記憶装置と補助記憶装置のマ
    ッピングを補助記憶用ページテーブルを用いて行う情報
    処理システムにおいて、 前記汎用レジスタの一つを前記拡張記憶装置をアクセス
    する際の基底レジスタとして仮想記憶内のウィンドウと
    対応付ける手段と、ウィンドウ領域でページフォールト
    が発生した際に、該基底レジスタの内容をインデックス
    として前記拡張記憶装置のページブロックを前記ウィン
    ドウ領域に取り込む手段とを有することを特徴とする情
    報処理システム。 2、前記基底レジスタの内容が変更されたことを検出す
    る手段とし、基底レジスタの内容が変更された際には、
    変更後の内容をインデックスとして前記拡張記憶装置の
    ページブロックを該基底レジスタに関連付けられた前記
    ウィンドウ領域に取り込む手段とを有することを特徴と
    する特許請求の範囲第1項の情報処理システム。 3、前記基底レジスタの内容が変更されたことを検出す
    る手段とし、基底レジスタの内容が変更された際には、
    該基底レジスタに関連付けられた前記ウィンドウ領域の
    内容を、前記基底レジスタの変更前の値をインデックス
    とした前記拡張記憶装置のページブロックに書き込み、
    その後、前記基底レジスタの変更後の内容をインデック
    スとして前記拡張記憶装置のページブロックを該基底レ
    ジスタに関連付けられた前記ウィンドウ領域に取り込む
    手段を有することを特徴とする特許請求の範囲第1項の
    情報処理システム。 4、前記ウィンドウ領域に対応する補助記憶用ページテ
    ーブルエントリにウィンドウ領域であることを表示する
    手段と、ページフォールト発生時に、前記表示手段がオ
    ンである場合には、補助記憶装置からではなく、前記拡
    張記憶装置から前記ウィンドウ領域の内容を取り込む手
    段とを有することを特徴とする特許請求の範囲第1項、
    第2項または第3項の情報処理システム。
JP63192714A 1988-08-03 1988-08-03 情報処理システム Pending JPH0242547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63192714A JPH0242547A (ja) 1988-08-03 1988-08-03 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63192714A JPH0242547A (ja) 1988-08-03 1988-08-03 情報処理システム

Publications (1)

Publication Number Publication Date
JPH0242547A true JPH0242547A (ja) 1990-02-13

Family

ID=16295838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63192714A Pending JPH0242547A (ja) 1988-08-03 1988-08-03 情報処理システム

Country Status (1)

Country Link
JP (1) JPH0242547A (ja)

Similar Documents

Publication Publication Date Title
US5991757A (en) Method and system for searching an array for an array value
US4376297A (en) Virtual memory addressing device
JP2635058B2 (ja) アドレス変換方式
US7080220B2 (en) Page replacement with a re-reference indicator
CN101008922A (zh) 面向异构多核体系的段页式存储空间管理方法
KR910001314B1 (ko) 데이타 처리 시스템에서의 가상 메모리 사용방법
JPS61210477A (ja) ベクトル型連想メモリシステム
JP2768503B2 (ja) 仮想記憶アドレス空間アクセス制御方式
CN100392623C (zh) 用于从地址高速缓存去除条目的方法和设备
JPH0242547A (ja) 情報処理システム
JPS6273347A (ja) アドレス変換装置
JPH04205535A (ja) コピーオンライト方式
JPH05250262A (ja) マスキングされた保護間接ページ記述子を用いたデ−タ・プロセッサにおけるアドレス変換の方法および装置
KR920005296B1 (ko) 정보처리장치
JPS5922315B2 (ja) バツフア記憶制御方式
JP3061818B2 (ja) マイクロ・プロセッサ用アクセス・モニタ装置
JP2612173B2 (ja) 仮想計算機
JPS589452B2 (ja) フア−ムウエアホウシキ
JPH04360252A (ja) 計算機の仮想記憶におけるアドレス変換方式
JPS63240651A (ja) キヤツシユメモリ
AL SHIPLY CACHE MEMORY
JPS6160151A (ja) タグ付計算機
JP2564377B2 (ja) キャッシュメモリを備えた情報処理装置
JPH02101552A (ja) アドレス変換バッファ処理方式
JPH03256147A (ja) 拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置