JPH0242813A - driver circuit - Google Patents

driver circuit

Info

Publication number
JPH0242813A
JPH0242813A JP63192622A JP19262288A JPH0242813A JP H0242813 A JPH0242813 A JP H0242813A JP 63192622 A JP63192622 A JP 63192622A JP 19262288 A JP19262288 A JP 19262288A JP H0242813 A JPH0242813 A JP H0242813A
Authority
JP
Japan
Prior art keywords
signal
driver circuit
output
transformer
ami
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63192622A
Other languages
Japanese (ja)
Inventor
Naoto Kagami
加々美 直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63192622A priority Critical patent/JPH0242813A/en
Publication of JPH0242813A publication Critical patent/JPH0242813A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はI SDN網に接続する端末装置の、AMI信
号のドライバ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an AMI signal driver circuit for a terminal device connected to an ISDN network.

[従来の技術] l5DNユーザ網インタフエースの規定として、CCI
 TT  1.430及びTTT標準JT−1,43G
がある。上記勧告は送信信号として、AMI信号を規定
している。
[Prior art] As a specification for the l5DN user network interface, CCI
TT 1.430 and TTT standard JT-1,43G
There is. The above recommendation specifies the AMI signal as the transmission signal.

この規定において、AMI信号は、^ltenateM
ark Inversionの略であり、マーク信号(
バイナリO)毎に極性を反転する3値信号である。
In this specification, the AMI signal is
It is an abbreviation for ark inversion, and it is a mark signal (
It is a ternary signal whose polarity is inverted every binary O).

また前記勧告には、パルスマスク規定及び無信号(スペ
ース信号)時の出力インピーダンス規定等があり、前記
パルスマスク規定は、送信信号の振幅及びアンダーシュ
ート、オーバーシュートに関るものである。
Further, the recommendations include pulse mask regulations and output impedance regulations when there is no signal (space signal), and the pulse mask regulations relate to the amplitude, undershoot, and overshoot of the transmission signal.

また、無信号時の出力インピーダンス規定は、バス上の
他端末の信号送出に影響を与えぬ様、高出力インピー−
ダンスにすることを内容とする。
In addition, the output impedance specification when there is no signal is set to a high output impedance so as not to affect the signal transmission of other terminals on the bus.
The content is to make it into a dance.

第3図は従来のドライバー回路を示し、端子Atに+5
vが印加されると、Tri及びTr2が導通しトランス
T1の出力C1には十極性の信号が出力される。同様に
端子B1に+5vが印加されると、丁r3及び丁r4が
導通し、トランスTlの出力C1には一極性の信号が出
力される。これにたいして、入力端子へ1.81共に(
IVの時は、トランジスタTri 、 Tr2 、Tr
 3及びTr4が遮断し、トランスT1は無信号の高出
力インピーダンス状態となる。
Figure 3 shows a conventional driver circuit in which +5 is applied to the terminal At.
When v is applied, Tri and Tr2 become conductive, and a ten-polarity signal is output to the output C1 of the transformer T1. Similarly, when +5V is applied to terminal B1, terminals r3 and terminals r4 become conductive, and a unipolar signal is output to output C1 of transformer Tl. For this, both 1.81 and (
At the time of IV, transistors Tri, Tr2, Tr
3 and Tr4 are cut off, and the transformer T1 enters a high output impedance state with no signal.

[発明が解決しようとする課題] 前記従来例に於いては、マーク信号送出時からスペース
信号送出時、即ち無信号送出状態への移行時、前記第3
図のトランスT1がオーブン状態となり、前記CCIT
T I・430の無信号時の出力インピーダンス規定は
満足するが、第4図の如き波形のアンダーシュートの発
生により、前記I・430のパルスマスクの規定を満た
しにくいと云う欠点があった。
[Problems to be Solved by the Invention] In the conventional example, when the mark signal is sent out and the space signal sent out, that is, when the transition is made to the no-signal sending state, the third
The transformer T1 in the figure is in an oven state, and the CCIT
Although it satisfies the output impedance specifications of the TI-430 when there is no signal, it has the disadvantage that it is difficult to meet the pulse mask specifications of the I-430 due to the occurrence of waveform undershoot as shown in FIG.

[課題を解決するための手段] 本発明によれば、ドライバ回路トランスの入力に並列に
抵抗を入れることにより、AMI出力信号のアンダーシ
ュートを少なくすることを可能とするものである。
[Means for Solving the Problems] According to the present invention, by inserting a resistor in parallel to the input of the driver circuit transformer, it is possible to reduce the undershoot of the AMI output signal.

[実施例] 第1図は本発明の実施例を示すドライバ回路であり、T
Iはパルストランス、 Tri 、Tr2.Tr3.T
r4はスイッチング用トランジスタ、 R1−R8はト
ランジスタを動作させるための抵抗、 IC,IC2は
それぞれAI、 Illの人力信号を反転させるインバ
ータ、 AIはAMI信号の正極性パルスを発生するた
めの入力端子、81はAMi信号の負極性パルスを発生
するための入力端子、C1は出力端子、RIOは^MI
信号のアンダーシュートを抑えるための、本発明による
抵抗である。
[Example] FIG. 1 shows a driver circuit showing an example of the present invention.
I is a pulse transformer, Tri, Tr2. Tr3. T
r4 is a switching transistor, R1-R8 are resistors for operating the transistors, IC and IC2 are inverters that invert the human input signals of AI and Ill, respectively, AI is an input terminal for generating a positive pulse of the AMI signal, 81 is an input terminal for generating a negative pulse of the AMi signal, C1 is an output terminal, and RIO is ^MI
A resistor according to the invention for suppressing signal undershoot.

第2図は、ドライバ回路のタイムチャートであり、AI
及びB1は入力信号、CIは^MI出力信号である。
Figure 2 is a time chart of the driver circuit, and the AI
and B1 are input signals, and CI is the ^MI output signal.

次に上記構成において、入力端子^lに論理1(5v)
が印加されるとTri及びTr2が導通し、ライントラ
ンスT1に電流が流れて、出力端子c1に正極性パルス
が発生する。
Next, in the above configuration, logic 1 (5v) is applied to the input terminal ^l.
When is applied, Tri and Tr2 become conductive, current flows through the line transformer T1, and a positive pulse is generated at the output terminal c1.

また、次に入力端子Blに論理1  (5V)が印加さ
れると、Tr3及びTr4が導通し、ライントランスT
Iに前記方向と逆方向に電流が流れ、出力端子C1に負
極性のパルスが発生する。
Furthermore, when logic 1 (5V) is applied to the input terminal Bl next, Tr3 and Tr4 become conductive, and the line transformer T
A current flows through I in the opposite direction to the above direction, and a negative pulse is generated at the output terminal C1.

この回路において、入力端子^1及びAIが共に論理o
(ov)の時は、Tri、Tr2.Tr3及びTr4が
遮断し、ライントランスT1は前記トランジスタから↓
よ切り放され、抵抗RIOにより入力終端される。
In this circuit, input terminal ^1 and AI are both logic o
(ov), Tri, Tr2. Tr3 and Tr4 are cut off, and the line transformer T1 is disconnected from the transistor ↓
It is left open and input terminated by a resistor RIO.

ここでまず、入力端子A1に論理1(5V)、入力端子
Blに論理O(OV)が印加されている状態から、入力
端子A1に論理0(OV)、入力端子B1に論理O(O
V)が印加される状態に遷穆する場合を考えると、最初
はトランジスタTri及びTr2が導通しているので、
ライントランスTlには電流が流れ、出力端子C1には
AMIの正極性パルスが発生する。
First, from a state where logic 1 (5V) is applied to input terminal A1 and logic O (OV) is applied to input terminal Bl, logic 0 (OV) is applied to input terminal A1, and logic O (OV) is applied to input terminal B1.
Considering the case of transitioning to a state where V) is applied, initially the transistors Tri and Tr2 are conductive, so
A current flows through the line transformer Tl, and a positive pulse of AMI is generated at the output terminal C1.

次に入力端子^1.81共に論理O(OV)になると、
トランジスタTr1.Tr2は導通状態から遮断状態へ
6行する事により、ライントランスT1に流れていた電
流は停止し、逆起電力を発生させる。
Next, when both input terminals ^1.81 become logic O (OV),
Transistor Tr1. By changing Tr2 from the conductive state to the cutoff state in 6 lines, the current flowing through the line transformer T1 is stopped and a back electromotive force is generated.

その逆起電力により出力端子C1には、オーバーシュー
トが発生するが、抵抗R10が制動抵抗として働く事に
より、オーバーシュートを軽減する事が可能となる。
Although an overshoot occurs at the output terminal C1 due to the back electromotive force, the overshoot can be reduced by the resistor R10 acting as a braking resistor.

信号波形及び出力インピーダンスは、主にトランスの仕
様により決まると云って良い。振幅は巻線比であり、立
ち上がり及び立ち下がりの波形は漏洩インダクタンスで
あり、出力インピーダンスは浮遊容量とインダクタンス
により決まる。
It can be said that the signal waveform and output impedance are mainly determined by the specifications of the transformer. The amplitude is the turns ratio, the rising and falling waveforms are the leakage inductance, and the output impedance is determined by the stray capacitance and inductance.

これらを最適なものにしても波形のアンダーシュートが
問題となったが、上述した実施例によれば、抵抗RIO
によりこの問題を解決した。
Even if these were optimized, waveform undershoot was a problem, but according to the embodiment described above, the resistor RIO
solved this problem.

[発明の効果] 以上説明したように、本発明によれば、ライントランス
の駆動側に並列に抵抗を入れる事により、容易に波形の
アンダーシュートを軽減するとどができる。
[Effects of the Invention] As described above, according to the present invention, waveform undershoot can be easily reduced by inserting a resistor in parallel on the drive side of the line transformer.

【図面の簡単な説明】 第1図は本発明を実施したドライバ回路の回路図、 第2図は第1図の回路の信号のタイムチャート、 第3図は従来のドライバ回路の回路図、第4図は第3図
の回路が発生したAMI信号波形である。 図中、AI、 Bl・・・入力端子、CI・・・出力端
子、R1゜R2,R3,R4,R5,R6,R7,RB
−・・トランジスタTrl 、 Tr2 、 Tr3 
、Tr4を動作させるための抵抗、Tri 、 Tr2
 、 Tr3 、 Tr4− トランジスタ、T I 
・・・ライントランス、ICI、IC2・・・インバー
タである。 −〇 一〇
[Brief Description of the Drawings] Figure 1 is a circuit diagram of a driver circuit implementing the present invention, Figure 2 is a time chart of signals of the circuit in Figure 1, Figure 3 is a circuit diagram of a conventional driver circuit, and Figure 3 is a circuit diagram of a conventional driver circuit. FIG. 4 shows the AMI signal waveform generated by the circuit of FIG. In the figure, AI, Bl...input terminal, CI...output terminal, R1゜R2, R3, R4, R5, R6, R7, RB
---Transistors Trl, Tr2, Tr3
, resistance for operating Tr4, Tri, Tr2
, Tr3, Tr4- transistor, T I
... Line transformer, ICI, IC2... Inverter. −〇1〇

Claims (1)

【特許請求の範囲】[Claims] パストランスの出力よりAMI信号を発生しスペース信
号送出時に高出力インピーダンスとなるドライバ回路に
おいて、前記パルストランスの入力に並列に制動抵抗を
設けることにより、前記入力に印加される信号がマーク
信号からスペース信号へ変化する時の、前記出力から得
られるAMI信号のアンダーシュートを軽減することを
特徴とするドライバ回路。
In a driver circuit that generates an AMI signal from the output of a pass transformer and has a high output impedance when sending out a space signal, by providing a braking resistor in parallel to the input of the pulse transformer, the signal applied to the input is separated from the mark signal by the space signal. A driver circuit that reduces undershoot of an AMI signal obtained from the output when changing to a signal.
JP63192622A 1988-08-03 1988-08-03 driver circuit Pending JPH0242813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63192622A JPH0242813A (en) 1988-08-03 1988-08-03 driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63192622A JPH0242813A (en) 1988-08-03 1988-08-03 driver circuit

Publications (1)

Publication Number Publication Date
JPH0242813A true JPH0242813A (en) 1990-02-13

Family

ID=16294317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63192622A Pending JPH0242813A (en) 1988-08-03 1988-08-03 driver circuit

Country Status (1)

Country Link
JP (1) JPH0242813A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT516829B1 (en) * 2015-02-19 2016-09-15 Voestalpine Stahl Gmbh Coil-coating process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT516829B1 (en) * 2015-02-19 2016-09-15 Voestalpine Stahl Gmbh Coil-coating process
AT516829A4 (en) * 2015-02-19 2016-09-15 Voestalpine Stahl Gmbh Coil-coating process

Similar Documents

Publication Publication Date Title
JPH0320943B2 (en)
EP0651541A1 (en) Telephone subscriber circuit with galvanic isolating element for driving the on/off states of a telephone line
JPH0242813A (en) driver circuit
US4908857A (en) Isolated drive circuit
KR940011281B1 (en) Constant voltage drive type driver circuit
SU1381460A1 (en) D.c. voltage regulator built around emitter follower
JPS60114530U (en) Power supply with permissible input voltage range
JPS63193746A (en) Transmitter for balanced cable
JPS5881332A (en) Two-way switch circuit
JPH0611144B2 (en) Driver circuit
JPS60175333A (en) Auxiliary relay drive circuit
JPH0252887B2 (en)
JPH079682B2 (en) Recording current rising waveform equalizing method and rising waveform equalizing device
JPS6121982U (en) Disconnection detection circuit
SU1757096A1 (en) Transistor-magnetic key
JPH0232837B2 (en) KANYUSHAKAIRO
JPH0632972B2 (en) Printer head drive circuit
RU2237966C1 (en) Impulse generator
Shirman et al. Storage and Switching Circuits for an Electronic Telephone System
JPS60203043A (en) Line drive circuit
JPH02250537A (en) S interface circuit of ISDN terminal equipment
JPS605244U (en) Inrush current suppression circuit
JPS6076417U (en) Inductive load control circuit
GB1597838A (en) Line driver circuits
GB1588177A (en) Level selectors