JPH0243371B2 - - Google Patents
Info
- Publication number
- JPH0243371B2 JPH0243371B2 JP56154913A JP15491381A JPH0243371B2 JP H0243371 B2 JPH0243371 B2 JP H0243371B2 JP 56154913 A JP56154913 A JP 56154913A JP 15491381 A JP15491381 A JP 15491381A JP H0243371 B2 JPH0243371 B2 JP H0243371B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- transistors
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、電圧比較器に係り、特に２つの供給
電圧間の電圧レンジを越える広いレンジの共通モ
ード入力電圧で動作する電圧比較器に関する。
電圧間の電圧レンジを越える広いレンジの共通モ
ード入力電圧で動作する電圧比較器に関する。
電圧比較器は、電子計算機、データ収集装置、
及び通信装置等多くの装置において広く使用され
ている。現在、これらの装置は、高密度の集積回
路として設計されるため、チツプに特定の電圧の
みが供給される場合であつても、該チツプ上に電
圧比較器を配設しなければならない。
及び通信装置等多くの装置において広く使用され
ている。現在、これらの装置は、高密度の集積回
路として設計されるため、チツプに特定の電圧の
みが供給される場合であつても、該チツプ上に電
圧比較器を配設しなければならない。
多くの技術文献には種々の比較器が開示されて
いる。これらの比較器はそれぞれ特別の特性を有
する。例えば、1979年３月に発行された“IBM
Technical Disclosure Bullefin”、vol.21、No.10
の第4068頁乃至第4069頁には消費電力が小さいと
いう特徴を有する比較器が開示されている。
National Semiconductorから発行される
“Linear Application”のAN―74章に開示され
た比較器は、動作電圧が低いという特徴を有す
る。
いる。これらの比較器はそれぞれ特別の特性を有
する。例えば、1979年３月に発行された“IBM
Technical Disclosure Bullefin”、vol.21、No.10
の第4068頁乃至第4069頁には消費電力が小さいと
いう特徴を有する比較器が開示されている。
National Semiconductorから発行される
“Linear Application”のAN―74章に開示され
た比較器は、動作電圧が低いという特徴を有す
る。
これらの比較器は、２つのエミツタ結合トラン
ジスタを含む差動入力段を有し、入力信号はこれ
らのトランジスタのベースに印加される。したが
つて、これらの比較器の共通モード入力電圧レン
ジは、供給電圧の値によつて制限される。すなわ
ち、例えば０及び8.5ボルトの電圧が供給される
比較器の場合、共通モード入力電圧レンジは、こ
れらの２つの供給電圧より約１ボルト高いか又は
約１ボルト低い値によつて制限されてしまう。
ジスタを含む差動入力段を有し、入力信号はこれ
らのトランジスタのベースに印加される。したが
つて、これらの比較器の共通モード入力電圧レン
ジは、供給電圧の値によつて制限される。すなわ
ち、例えば０及び8.5ボルトの電圧が供給される
比較器の場合、共通モード入力電圧レンジは、こ
れらの２つの供給電圧より約１ボルト高いか又は
約１ボルト低い値によつて制限されてしまう。
本発明の目的は、共通モード入力電圧レンジが
供給電圧の値を越える電圧比較器を提供すること
にある。
供給電圧の値を越える電圧比較器を提供すること
にある。
本発明の別の目的は、他の回路特性パラメータ
に何ら影響を与えることなく共通モード入力電圧
を高くできる電圧比較器を提供することにある。
に何ら影響を与えることなく共通モード入力電圧
を高くできる電圧比較器を提供することにある。
本発明の別の目的は、供給電圧が正であつて
も、負の共通モード入力電圧に耐えることのでき
る電圧比較器を提供することにある。
も、負の共通モード入力電圧に耐えることのでき
る電圧比較器を提供することにある。
本発明による比較器は、共通モード入力電圧レ
ンジが供給電圧値を越えることを可能にする入力
段を含む。この入力段は、エミツタが比較される
べき電圧を受ける第１の導電型の２つの第１トラ
ンジスタを含む。これらのトランジスタに直列に
２つの電流源が接続される。電流源は、コレクタ
が第１トランジスタのコレクタに接続され且つエ
ミツタに第１の供給電圧が与えられる第１の導電
型とは反対の導電型の２つの第２トランジスタを
含んで構成することができる。電流監視回路は、
２つの出力線を含み、第２トランジスタのコレク
タ直流電流が第１トランジスタのコレクタ直流電
流のｋ倍になるように第１出力線は第２トランジ
スタのベースに接続され、第２出力線は第１トラ
ンジスタのベースに接続される。第１及び第２ト
ランジスタの共通コレクタ点で２つの接続が行わ
れ、この接続点は出力段に接続される。出力段は
入力に印加された電圧の差の符号に応じて２進出
力信号を発生する。
ンジが供給電圧値を越えることを可能にする入力
段を含む。この入力段は、エミツタが比較される
べき電圧を受ける第１の導電型の２つの第１トラ
ンジスタを含む。これらのトランジスタに直列に
２つの電流源が接続される。電流源は、コレクタ
が第１トランジスタのコレクタに接続され且つエ
ミツタに第１の供給電圧が与えられる第１の導電
型とは反対の導電型の２つの第２トランジスタを
含んで構成することができる。電流監視回路は、
２つの出力線を含み、第２トランジスタのコレク
タ直流電流が第１トランジスタのコレクタ直流電
流のｋ倍になるように第１出力線は第２トランジ
スタのベースに接続され、第２出力線は第１トラ
ンジスタのベースに接続される。第１及び第２ト
ランジスタの共通コレクタ点で２つの接続が行わ
れ、この接続点は出力段に接続される。出力段は
入力に印加された電圧の差の符号に応じて２進出
力信号を発生する。
第１トランジスタがNPNトランジスタで且つ
供給電圧が正ならば、共通モード入力電圧レンジ
を負方向に拡張することができる。反対に、第１
トランジスタがPNPトランジスタであれば、共
通モード入力電圧レンジを正方向に拡張できる。
供給電圧が正ならば、共通モード入力電圧レンジ
を負方向に拡張することができる。反対に、第１
トランジスタがPNPトランジスタであれば、共
通モード入力電圧レンジを正方向に拡張できる。
以下、添付図面を参照して本発明の原理及び実
施例について説明する。
施例について説明する。
第１図は、本発明による比較器の入力段を概略
的に示す。この入力段は、２つの入力トランジス
タＴ１及びＴ２を含む。これらのトランジスタＴ
１及びＴ２は１つの実施例においてはNPN型で
ある。比較されるべき入力電圧は、２つのトラン
ジスタＴ１及びＴ２のエミツタＥ１及びＥ２に印
加される。トランジスタＴ１及びＴ２は２つの電
流源に直列に接続される。好ましい実施例におい
ては、電流源はトランジスタＴ１及びＴ２とは反
対の導電型のトランジスタＴ３及びＴ４により構
成される。トランジスタＴ１及びＴ２のコレクタ
はトランジスタＴ３及びＴ４のコレクタに接続さ
れている。電流監視回路１は、２つの出力線２及
び３を含む。これらの出力線はトランジスタＴ
１，Ｔ２，Ｔ３及びＴ４のベースに接続されてい
る。線３及び２の電流は、エミツタＥ１及びＥ２
に同じ電圧が印加されるときにトランジスタＴ３
及びＴ４のコレクタ電流が等しく且つトランジス
タＴ１及びＴ２のコレクタ電流も等しくなるとと
もにトランジスタＴ１及びＴ２のコレクタ電流I0
がトランジスタＴ３及びＴ４のコレクタ電流I1よ
り小さくなるように、すなわち、 I1＝kI0 なる関係を満足させる（ｋ＞２）ように作用する
電流である。
的に示す。この入力段は、２つの入力トランジス
タＴ１及びＴ２を含む。これらのトランジスタＴ
１及びＴ２は１つの実施例においてはNPN型で
ある。比較されるべき入力電圧は、２つのトラン
ジスタＴ１及びＴ２のエミツタＥ１及びＥ２に印
加される。トランジスタＴ１及びＴ２は２つの電
流源に直列に接続される。好ましい実施例におい
ては、電流源はトランジスタＴ１及びＴ２とは反
対の導電型のトランジスタＴ３及びＴ４により構
成される。トランジスタＴ１及びＴ２のコレクタ
はトランジスタＴ３及びＴ４のコレクタに接続さ
れている。電流監視回路１は、２つの出力線２及
び３を含む。これらの出力線はトランジスタＴ
１，Ｔ２，Ｔ３及びＴ４のベースに接続されてい
る。線３及び２の電流は、エミツタＥ１及びＥ２
に同じ電圧が印加されるときにトランジスタＴ３
及びＴ４のコレクタ電流が等しく且つトランジス
タＴ１及びＴ２のコレクタ電流も等しくなるとと
もにトランジスタＴ１及びＴ２のコレクタ電流I0
がトランジスタＴ３及びＴ４のコレクタ電流I1よ
り小さくなるように、すなわち、 I1＝kI0 なる関係を満足させる（ｋ＞２）ように作用する
電流である。
トランジスタＴ３及びＴ４のエミツタには、供
給電圧＋Ｖが与えられる。この電圧は好ましい実
施例においては正である。トランジスタＴ１のコ
レクタとトランジスタＴ３のコレクタとの接続点
から延びる出力接続線４の電流及びトランジスタ
Ｔ２のコレクタとトランジスタＴ４のコレクタと
の接続点から延びる出力接続線５の電流は、出力
段６に与えられる。
給電圧＋Ｖが与えられる。この電圧は好ましい実
施例においては正である。トランジスタＴ１のコ
レクタとトランジスタＴ３のコレクタとの接続点
から延びる出力接続線４の電流及びトランジスタ
Ｔ２のコレクタとトランジスタＴ４のコレクタと
の接続点から延びる出力接続線５の電流は、出力
段６に与えられる。
第２図は、電流監視回路１及び出力段６の具体
的構成例を示す。
的構成例を示す。
回路動作は、入力Ｅ１及びＥ２における不平衡
電圧から生じる低電流ｉ及び上述のように定義し
た直流電流I1及びI0について重ね合せの定理を適
用することにより説明することができる。入力Ｅ
１における電圧が入力Ｅ２における電圧より高い
場合には、トランジスタＴ１のコレクタ電流は
（I0−ｉ）であり、トランジスタＴ２のコレクタ
電流は（I0＋ｉ）である。
電圧から生じる低電流ｉ及び上述のように定義し
た直流電流I1及びI0について重ね合せの定理を適
用することにより説明することができる。入力Ｅ
１における電圧が入力Ｅ２における電圧より高い
場合には、トランジスタＴ１のコレクタ電流は
（I0−ｉ）であり、トランジスタＴ２のコレクタ
電流は（I0＋ｉ）である。
反対に、入力Ｅ１の電圧が入力Ｅ２の電圧より
低い場合には、トランジスタＴ１のコレクタ電流
は（I0＋ｉ）であり、トランジスタＴ２のコレク
タ電流は（I0−ｉ）である。
低い場合には、トランジスタＴ１のコレクタ電流
は（I0＋ｉ）であり、トランジスタＴ２のコレク
タ電流は（I0−ｉ）である。
この電流ｉ（正負どちらでもよい）入力Ｅ１と
Ｅ２との電圧差Ｖの関数であり、したがつて電流
ｉは入力Ｅ１とＥ２との電圧差Ｖの符号に応じて
論理的高レベル又は論理的低レベルを供給するた
めに出力段において使用することができる。
Ｅ２との電圧差Ｖの関数であり、したがつて電流
ｉは入力Ｅ１とＥ２との電圧差Ｖの符号に応じて
論理的高レベル又は論理的低レベルを供給するた
めに出力段において使用することができる。
このことは次のように説明できる。すなわち、
Ｖ＝VBE（T2）−VBE（T1）
Ｖ＝KT／ｑ lnI0＋ｉ／I0−ｉ
上記式において、
VBE（Ｔ１）及びVBE（Ｔ２）はそれぞれトラン
ジスタＴ１及びＴ２のベース―エミツタ電圧、 ｋはボルツマン定数、 ｑは電子電荷、 Ｔは温度（絶対温度）である。 ｉがI0より非
常に小さいとすると、上記式から ｉ＝I0／２／kT／ｑ・Ｖ が得られる。
ジスタＴ１及びＴ２のベース―エミツタ電圧、 ｋはボルツマン定数、 ｑは電子電荷、 Ｔは温度（絶対温度）である。 ｉがI0より非
常に小さいとすると、上記式から ｉ＝I0／２／kT／ｑ・Ｖ が得られる。
これにより、ｉが入力電圧の差の関数であるこ
とが証明されたことになる。具体的に述べると、
Ｅ１における入力電圧がＥ２における入力電圧よ
り高ければ、ｉは正であり、Ｅ２における入力電
圧がＥ１における入力電圧より高ければ、ｉは負
である。
とが証明されたことになる。具体的に述べると、
Ｅ１における入力電圧がＥ２における入力電圧よ
り高ければ、ｉは正であり、Ｅ２における入力電
圧がＥ１における入力電圧より高ければ、ｉは負
である。
出力接続線４の電流は、次式のようになる。
kI0−（I0−ｉ）＝（ｋ−１）I0＋ｉ
出力接続線５の電流は、次式のようになる。
kI0−（I0＋ｉ）＝（ｋ−１）I0−ｉ
接続線４及び５は、出力段６に接続されてい
る。出力段６は、比較されるべき電圧の値に応じ
た論理レベルを出力する。
る。出力段６は、比較されるべき電圧の値に応じ
た論理レベルを出力する。
共通モード電圧が高い（このことは第２図を参
照して説明する）という特徴を有する第１図の回
路の利点は、入力が浮いており、入力段には１つ
の電圧のみが供給されることである。さらに、例
えば、トランジスタＴ１及びＴ２のエミツタ及び
ベースのように電圧が変化する点は、一般にプラ
ナー技術によつて集積化する時に考慮すべき絶縁
ルールを満たす必要がない。かかる絶縁ルールを
要約すると次のようになる。
照して説明する）という特徴を有する第１図の回
路の利点は、入力が浮いており、入力段には１つ
の電圧のみが供給されることである。さらに、例
えば、トランジスタＴ１及びＴ２のエミツタ及び
ベースのように電圧が変化する点は、一般にプラ
ナー技術によつて集積化する時に考慮すべき絶縁
ルールを満たす必要がない。かかる絶縁ルールを
要約すると次のようになる。
基板に対するNPNトランジスタのコレクタ電
圧を常に正又は零にしなければならない。
圧を常に正又は零にしなければならない。
基板に対する抵抗のエピタキシヤル・ベツドの
電圧は常に正又は零でなければならない。
電圧は常に正又は零でなければならない。
基板に対するPNPトランジスタのベース電圧
は常に正又は零でなければならない。
は常に正又は零でなければならない。
第２図には本発明による電圧比較器の１つの具
体的実施例が示されている。第２図中、第１図と
同じ構成要素には同一符号が付されている。
体的実施例が示されている。第２図中、第１図と
同じ構成要素には同一符号が付されている。
第１図に示されているように、２つの入力トラ
ンジスタＴ１及びＴ２は、エミツタに抵抗器Ｒ３
及びＲ４を介してそれぞれ正電圧＋Ｖが供給され
るトランジスタＴ３及びＴ４からなる電流源に直
列に接続されている。
ンジスタＴ１及びＴ２は、エミツタに抵抗器Ｒ３
及びＲ４を介してそれぞれ正電圧＋Ｖが供給され
るトランジスタＴ３及びＴ４からなる電流源に直
列に接続されている。
電流監視回路１は、次のように接続されたトラ
ンジスタＴ５乃至Ｔ９及び抵抗Ｒ５乃至Ｒ９を含
む。すなわち、トランジスタＴ５は、トランジス
タＴ３及びＴ４と同じ型であり、これらを対をな
しトランジスタＴ３及びＴ４の電流ミラーとして
配設されている。換言すれば、トランジスタＴ５
のエミツタには抵抗Ｒ３及びＲ４と同じ値を有す
る抵抗Ｒ５を介して電圧＋Ｖが与えられ、トラン
ジスタ５のベースとコレクタは相互接続され、ト
ランジスタＴ３，Ｔ４及びＴ５のベースは相互接
続されている。かかる構成によれば、３つのトラ
ンジスタＴ３，Ｔ４及びＴ５のベース・エミツタ
電圧は等しく、従つてコレクタ電流I1もまた等し
い。
ンジスタＴ５乃至Ｔ９及び抵抗Ｒ５乃至Ｒ９を含
む。すなわち、トランジスタＴ５は、トランジス
タＴ３及びＴ４と同じ型であり、これらを対をな
しトランジスタＴ３及びＴ４の電流ミラーとして
配設されている。換言すれば、トランジスタＴ５
のエミツタには抵抗Ｒ３及びＲ４と同じ値を有す
る抵抗Ｒ５を介して電圧＋Ｖが与えられ、トラン
ジスタ５のベースとコレクタは相互接続され、ト
ランジスタＴ３，Ｔ４及びＴ５のベースは相互接
続されている。かかる構成によれば、３つのトラ
ンジスタＴ３，Ｔ４及びＴ５のベース・エミツタ
電圧は等しく、従つてコレクタ電流I1もまた等し
い。
NPNトランジスタＴ６のコレクタは、トラン
ジスタＴ５のコレクタに接続されており、トラン
ジスタＴ６のエミツタは抵抗Ｒ６を介して接地さ
れている。トランジスタＴ６のコレクタ電流が１
に等しいので、そのベース電流はI1／βoである。
ここで、βoはNPNトランジスタＴ６の利得であ
る。トランジスタＴ６は、同じ利得βoを有するト
ランジスタＴ１及びＴ２と対をなす。
ジスタＴ５のコレクタに接続されており、トラン
ジスタＴ６のエミツタは抵抗Ｒ６を介して接地さ
れている。トランジスタＴ６のコレクタ電流が１
に等しいので、そのベース電流はI1／βoである。
ここで、βoはNPNトランジスタＴ６の利得であ
る。トランジスタＴ６は、同じ利得βoを有するト
ランジスタＴ１及びＴ２と対をなす。
トランジスタＴ１及びＴ２のベース電流は、ト
ランジスタＴ７，Ｔ８及びＴ９を含み第２電流ミ
ラーを介して上記電流I1／βoから発生される。ト
ランジスタＴ７及びＴ８のコレクタは相互に接続
されるとともにこれらのトランジスタのベース及
びトランジスタＴ６のベースに接続されている。
トランジスタＴ７及びＴ８のエミツタにはそれぞ
れ抵抗Ｒ７及びＲ８を介して正電圧＋Ｖが印加さ
れる。トランジスタＴ９のベースは、トランジス
タＴ７及びＴ８のベースに接続されており、トラ
ンジスタＴ９のエミツタには抵抗Ｒ７及びＲ８と
同じ値の抵抗Ｒ９を介して電圧＋Ｖが与えられ、
トランジスタＴ９のコレクタはトランジスタＴ１
及びＴ２のベースに接続されている。この結果、
トランジスタＴ９のコレクタ電流はI1／2βoに等
しい。
ランジスタＴ７，Ｔ８及びＴ９を含み第２電流ミ
ラーを介して上記電流I1／βoから発生される。ト
ランジスタＴ７及びＴ８のコレクタは相互に接続
されるとともにこれらのトランジスタのベース及
びトランジスタＴ６のベースに接続されている。
トランジスタＴ７及びＴ８のエミツタにはそれぞ
れ抵抗Ｒ７及びＲ８を介して正電圧＋Ｖが印加さ
れる。トランジスタＴ９のベースは、トランジス
タＴ７及びＴ８のベースに接続されており、トラ
ンジスタＴ９のエミツタには抵抗Ｒ７及びＲ８と
同じ値の抵抗Ｒ９を介して電圧＋Ｖが与えられ、
トランジスタＴ９のコレクタはトランジスタＴ１
及びＴ２のベースに接続されている。この結果、
トランジスタＴ９のコレクタ電流はI1／2βoに等
しい。
従つて、２つのトランジスタＴ１及びＴ２のベ
ース電流はI1／4βoに等しい。トランジスタＴ１
及びＴ２がトランジスタＴ６と同じ利得を有する
ので、これらのコレクタ電流はI1／４に等しい。
従つて、得られる電流は、 I1＝kI0＝4I0 となる。
ース電流はI1／4βoに等しい。トランジスタＴ１
及びＴ２がトランジスタＴ６と同じ利得を有する
ので、これらのコレクタ電流はI1／４に等しい。
従つて、得られる電流は、 I1＝kI0＝4I0 となる。
電流I1とI0との比は他の値をとることもでき
る。そのためには、エミツタ抵抗比を選択し且つ
トランジスタＴ７及びＴ８に並列に別のトランジ
スタを設ければ十分である。
る。そのためには、エミツタ抵抗比を選択し且つ
トランジスタＴ７及びＴ８に並列に別のトランジ
スタを設ければ十分である。
出力段６は、比較されるべき電圧を入力Ｅ１及
びＥ２に印加することによつて発生する電流
（3I0＋ｉ）を接続線４及び５を介して受ける。
びＥ２に印加することによつて発生する電流
（3I0＋ｉ）を接続線４及び５を介して受ける。
２つのPNPトランジスタＴ１０及びＴ１１の
エミツタはそれぞれ接続線４及び５に接続され、
それらのベースは相互接続され、トランジスタＴ
６のエミツタからとられる電圧（これは＋Ｖ−
2VBEに等しく、VBEはほぼ0.7ボルトに等しい）に
よつてバイアスされる。
エミツタはそれぞれ接続線４及び５に接続され、
それらのベースは相互接続され、トランジスタＴ
６のエミツタからとられる電圧（これは＋Ｖ−
2VBEに等しく、VBEはほぼ0.7ボルトに等しい）に
よつてバイアスされる。
トランジスタＴ１０及びＴ１１のコレクタは２
つのNPNトランジスタＴ１２及びＴ１３のコレ
クタに接続されている。トランジスタＴ１２及び
Ｔ１３のベースは相互接続され、それらのエミツ
タは接続されている。トランジスタＴ１２のコレ
クタはトランジスタＴ１２及びＴ１３のベースに
接続されている。トランジスタＴ１３のコレクタ
はNPNトランジスタＴ１４のベースに接続され、
トランジスタＴ１４のエミツタは抵抗Ｒ１４及び
Ｒ１５を介して接地されている。トランジスタＴ
１４のコレクタには電圧＋Ｖが印加される。
NPN出力トランジスタＴ１５のエミツタは接地
され、そのベースは抵抗Ｒ１４と抵抗Ｒ１５との
接続点に接続されている。抵抗Ｒ１４及びＲ１５
の値は、トランジスタＴ１４及びＴ１５が導通し
ているときにトランジスタＴ１４のエミツタの電
圧が1.5VBE（VBEはトランジスタのベース―エミツ
タ電圧）に等しくなるように選択される。出力は
トランジスタＴ１５のコレクタからとられる。ト
ランジスタＴ１５には負荷抵抗RLを介して電圧
＋Ｖが印加される。トランジスタＴ１１及びＴ１
５のコレクタの間に２つの飽和防止ダイオードＤ
１及びＤ２が直列に接続され、ダイオードＤ１の
アノードはトランジスタＴ１１のコレクタに接続
され、ダイオードＤ２のカソードはトランジスタ
Ｔ１５のコレクタに接続されている。
つのNPNトランジスタＴ１２及びＴ１３のコレ
クタに接続されている。トランジスタＴ１２及び
Ｔ１３のベースは相互接続され、それらのエミツ
タは接続されている。トランジスタＴ１２のコレ
クタはトランジスタＴ１２及びＴ１３のベースに
接続されている。トランジスタＴ１３のコレクタ
はNPNトランジスタＴ１４のベースに接続され、
トランジスタＴ１４のエミツタは抵抗Ｒ１４及び
Ｒ１５を介して接地されている。トランジスタＴ
１４のコレクタには電圧＋Ｖが印加される。
NPN出力トランジスタＴ１５のエミツタは接地
され、そのベースは抵抗Ｒ１４と抵抗Ｒ１５との
接続点に接続されている。抵抗Ｒ１４及びＲ１５
の値は、トランジスタＴ１４及びＴ１５が導通し
ているときにトランジスタＴ１４のエミツタの電
圧が1.5VBE（VBEはトランジスタのベース―エミツ
タ電圧）に等しくなるように選択される。出力は
トランジスタＴ１５のコレクタからとられる。ト
ランジスタＴ１５には負荷抵抗RLを介して電圧
＋Ｖが印加される。トランジスタＴ１１及びＴ１
５のコレクタの間に２つの飽和防止ダイオードＤ
１及びＤ２が直列に接続され、ダイオードＤ１の
アノードはトランジスタＴ１１のコレクタに接続
され、ダイオードＤ２のカソードはトランジスタ
Ｔ１５のコレクタに接続されている。
出力段は次のように動作する。第２図を参照し
て説明したように、VE１がVE２より高い場合に
は、接続線４の電流は（3I0＋ｉ）であり、接続
線５の電流は（3I0−ｉ）である。
て説明したように、VE１がVE２より高い場合に
は、接続線４の電流は（3I0＋ｉ）であり、接続
線５の電流は（3I0−ｉ）である。
電流（3I0＋ｉ）はトランジスタＴ１２のコレ
クタ路中を流れ、トランジスタＴ１３のコレクタ
路中で再生される。トランジスタＴ１１のエミツ
タの電流（3I0−ｉ）も同じトランジスタのコレ
クタ路に流れる。従つて、トランジスタＴ１４の
ベースには電流は与えられずトランジスタＴ１４
はオフである。よつて、トランジスタＴ１５もま
たオフであり、出力電圧は高レベルになる。
クタ路中を流れ、トランジスタＴ１３のコレクタ
路中で再生される。トランジスタＴ１１のエミツ
タの電流（3I0−ｉ）も同じトランジスタのコレ
クタ路に流れる。従つて、トランジスタＴ１４の
ベースには電流は与えられずトランジスタＴ１４
はオフである。よつて、トランジスタＴ１５もま
たオフであり、出力電圧は高レベルになる。
反対に、電圧VE１が電圧VE２より低ければ、
トランジスタＴ１０のエミツタの電流は（3I0−
ｉ）であり、この電流はトランジスタＴ１２のコ
レクタ路中に流れる。トランジスタＴ１１のエミ
ツタ電流は（3I0＋ｉ）であり、したがつてトラ
ンジスタＴ１４のベースに電流が与えられ、この
トランジスタＴ１４は導通状態になる。トランジ
スタＴ１５もまた導通状態になり、出力電圧は低
レベルになる。
トランジスタＴ１０のエミツタの電流は（3I0−
ｉ）であり、この電流はトランジスタＴ１２のコ
レクタ路中に流れる。トランジスタＴ１１のエミ
ツタ電流は（3I0＋ｉ）であり、したがつてトラ
ンジスタＴ１４のベースに電流が与えられ、この
トランジスタＴ１４は導通状態になる。トランジ
スタＴ１５もまた導通状態になり、出力電圧は低
レベルになる。
かかる構成において、共通モード入力電圧レン
ジは主としてトランジスタのブレークダウン電圧
によつて制限される。共通モード入力電圧の負の
制限値は次のようになる。
ジは主としてトランジスタのブレークダウン電圧
によつて制限される。共通モード入力電圧の負の
制限値は次のようになる。
＋Ｖ−〔BVCEO（T9）＋VBE（Ｔ１またはＴ２）〕
ここで、BVCEO（Ｔ９）はトランジスタＴ９
のコレクタとエミツタの間のブレークダウン電圧
である。このブレークダウン電圧は、もちろん、
半導体装置を製造するのに使用される技術に依存
する。例えば、コレクタ―エミツタブレークダウ
ン電圧が13ボルトで供給電圧が５ボルトの場合、
共通モード入力電圧レンジの下限値は−8.7ボル
トである。共通モード入力電圧レンジの上限値は
（＋Ｖ−2VBE）である。したがつて、＋Ｖが５ボ
ルトの場合、上限値は3.6ボルトである。
のコレクタとエミツタの間のブレークダウン電圧
である。このブレークダウン電圧は、もちろん、
半導体装置を製造するのに使用される技術に依存
する。例えば、コレクタ―エミツタブレークダウ
ン電圧が13ボルトで供給電圧が５ボルトの場合、
共通モード入力電圧レンジの下限値は−8.7ボル
トである。共通モード入力電圧レンジの上限値は
（＋Ｖ−2VBE）である。したがつて、＋Ｖが５ボ
ルトの場合、上限値は3.6ボルトである。
上記説明では入力トランジスタをNPN型とし
たが、反対導電型すなわちPNP型トランジスタ
により入力トランジスタを構成してもよい。こう
した場合、他のトランジスタの導電型を変えれば
よい。第３図は入力トランジスタをPNPトラン
ジスタにより構成した本発明による電圧比較器の
実施例を示す。第３図の構成要素のうち第２図の
構成要素と同じ作用をするものには、同一符号に
ダツシユを付して示してある。
たが、反対導電型すなわちPNP型トランジスタ
により入力トランジスタを構成してもよい。こう
した場合、他のトランジスタの導電型を変えれば
よい。第３図は入力トランジスタをPNPトラン
ジスタにより構成した本発明による電圧比較器の
実施例を示す。第３図の構成要素のうち第２図の
構成要素と同じ作用をするものには、同一符号に
ダツシユを付して示してある。
入力トランジスタＴ２′及びＴ１′は、エミツタ
が比較されるべき電圧を受けるPNPトランジス
タである。これらのコレクタは、２つのNPNト
ランジスタＴ４′及びＴ３′のコレクタに接続され
ている。トランジスタＴ４′及びＴ３′のエミツタ
はそれぞれ抵抗Ｒ４′及びＲ３′を介して接地され
ている。電流監視回路は、第２図の対応するトラ
ンジスタとは反対の導電型のトランジスタＴ５′
及びＴ９′を含む。NPNトランジスタＴ５′，Ｔ
７′，Ｔ８′及びＴ９′のエミツタは、抵抗Ｒ５′，
Ｒ７′，Ｒ８′及びＲ９′を介して接地されている。
トランジスタＴ６′のエミツタには抵抗Ｒ６′を介
して正の電圧＋Ｖが供給される。接続線４′及び
５′はNPNトランジスタＴ１０′及びＴ１１′に接
続されている。２つのPNPトランジスタＴ１
２′及びＴ１３′のコレクタはトランジスタＴ１
０′及びＴ１１′のコレクタに接続され、トランジ
スタＴ１２′及びＴ１３′のエミツタには正の電圧
＋Ｖが供給される。出力段は、第２図に示された
出力段と同じ原理に基いて構成される。出力トラ
ンジスタＴ１４′はNPN型であり、そのコレクタ
には電圧＋Ｖが印加され、そのエミツタは抵抗Ｒ
１４′及びＲ１５′を介して接地されている。トラ
ンジスタＴ１５′はトランジスタＴ１５と同じ導
電型であり、第２図に示されたのと同様に接続さ
れる。
が比較されるべき電圧を受けるPNPトランジス
タである。これらのコレクタは、２つのNPNト
ランジスタＴ４′及びＴ３′のコレクタに接続され
ている。トランジスタＴ４′及びＴ３′のエミツタ
はそれぞれ抵抗Ｒ４′及びＲ３′を介して接地され
ている。電流監視回路は、第２図の対応するトラ
ンジスタとは反対の導電型のトランジスタＴ５′
及びＴ９′を含む。NPNトランジスタＴ５′，Ｔ
７′，Ｔ８′及びＴ９′のエミツタは、抵抗Ｒ５′，
Ｒ７′，Ｒ８′及びＲ９′を介して接地されている。
トランジスタＴ６′のエミツタには抵抗Ｒ６′を介
して正の電圧＋Ｖが供給される。接続線４′及び
５′はNPNトランジスタＴ１０′及びＴ１１′に接
続されている。２つのPNPトランジスタＴ１
２′及びＴ１３′のコレクタはトランジスタＴ１
０′及びＴ１１′のコレクタに接続され、トランジ
スタＴ１２′及びＴ１３′のエミツタには正の電圧
＋Ｖが供給される。出力段は、第２図に示された
出力段と同じ原理に基いて構成される。出力トラ
ンジスタＴ１４′はNPN型であり、そのコレクタ
には電圧＋Ｖが印加され、そのエミツタは抵抗Ｒ
１４′及びＲ１５′を介して接地されている。トラ
ンジスタＴ１５′はトランジスタＴ１５と同じ導
電型であり、第２図に示されたのと同様に接続さ
れる。
第３図に示された回路は第２図に示された回路
と同様に動作する。すなわち、電流監視回路は、
トランジスタＴ３′及びＴ４′のコレクタ路に流れ
る電流4I0を発生するとともにトランジスタＴ
１′及びＴ２′のコレクタ路に流れる電流I0を発生
する。
と同様に動作する。すなわち、電流監視回路は、
トランジスタＴ３′及びＴ４′のコレクタ路に流れ
る電流4I0を発生するとともにトランジスタＴ
１′及びＴ２′のコレクタ路に流れる電流I0を発生
する。
電圧VE１′がVE２′より高ければ、トランジス
タＴ１′のコレクタ電流は（I0＋ｉ）であり、ト
ランジスタＴ２′のコレクタ電流は（I0−ｉ）で
ある。従つて、接続線４′の電流は（3I0−ｉ）で
あり、接続線５′の電流は（3I0＋ｉ）である。
タＴ１′のコレクタ電流は（I0＋ｉ）であり、ト
ランジスタＴ２′のコレクタ電流は（I0−ｉ）で
ある。従つて、接続線４′の電流は（3I0−ｉ）で
あり、接続線５′の電流は（3I0＋ｉ）である。
トランジスタＴ１０′のコレクタ電流（3I0−
ｉ）は、トランジスタＴ１３′のコレクタ路中の
トランジスタＴ１２′及びＴ１３′の配列によつて
発生し、電流（3I0＋ｉ）はトランジスタＴ１１
のコレクタ路中を流れる。従つて、トランジスタ
Ｔ１４′及びＴ１５′はオフであり、出力は高レベ
ルになる。反対に、電圧VE１′が電圧VE２′より
低ければ、トランジスタＴ１４′が導通し、出力
が低レベルになる。
ｉ）は、トランジスタＴ１３′のコレクタ路中の
トランジスタＴ１２′及びＴ１３′の配列によつて
発生し、電流（3I0＋ｉ）はトランジスタＴ１１
のコレクタ路中を流れる。従つて、トランジスタ
Ｔ１４′及びＴ１５′はオフであり、出力は高レベ
ルになる。反対に、電圧VE１′が電圧VE２′より
低ければ、トランジスタＴ１４′が導通し、出力
が低レベルになる。
かかる構成における共通モード入力電圧レンジ
は異なつたものになる。すなわち、該レンジは電
圧＋Ｖより高い正の値に拡張され、接地電位に対
して2VBEと〔BVCEO＋VBE〕との間となる。
は異なつたものになる。すなわち、該レンジは電
圧＋Ｖより高い正の値に拡張され、接地電位に対
して2VBEと〔BVCEO＋VBE〕との間となる。
例えば、コレクタ―エミツタ・ブレークダウン
電圧が13ボルトで且つ供給電圧が５ボルトの場合
には、共通モード入力電圧範囲の上限は＋13.7ボ
ルトとなる。
電圧が13ボルトで且つ供給電圧が５ボルトの場合
には、共通モード入力電圧範囲の上限は＋13.7ボ
ルトとなる。
第１図は本発明による電圧比較器を入力段を中
心に示す回路構成図、第２図及び第３図は本発明
による電圧比較器の２つの実施例をそれぞれ示す
回路図である。 １……電流監視回路、６……出力段、Ｔ１，Ｔ
１′，Ｔ２，Ｔ２′……入力トランジスタ、Ｔ３，
Ｔ３′，Ｔ４，Ｔ４′……電流源を構成するトラン
ジスタ。
心に示す回路構成図、第２図及び第３図は本発明
による電圧比較器の２つの実施例をそれぞれ示す
回路図である。 １……電流監視回路、６……出力段、Ｔ１，Ｔ
１′，Ｔ２，Ｔ２′……入力トランジスタ、Ｔ３，
Ｔ３′，Ｔ４，Ｔ４′……電流源を構成するトラン
ジスタ。
Claims (1)
- 【特許請求の範囲】 １ (a) 比較すべき電圧を受領するための２つの
入力端子と、 (b) ２つの入力トランジスタを有し、該２つの入
力トランジスタのエミツタがそれぞれ上記２つ
の入力端子に接続され、該２つの入力トランジ
スタのコレクタがそれぞれ２つの電流源に接続
された入力段と、 (c) 上記２つの入力トランジスタのベースにコレ
クタを接続された電流供給トランジスタと、該
電流供給トランジスタを介して、上記入力トラ
ンジスタのコレクタ直流電流を第１の値IOに
設定するように動作する第１の電流設定手段
と、上記電流源によつて供給される電流を第２
の値kIO（ｋ＞２）に設定する第２の電流設定
手段をもち、以て該電流供給トランジスタのブ
レークダウン電圧分だけ上記２つの入力トラン
ジスタの共通モード入力電圧のレンジを拡げる
ことを可能ならしめる電流監視回路と、 (d) 上記２つの入力トランジスタのコレクタに接
続され、上記２つの入力端子のうちの第１の入
力端子の電圧が上記２つの入力端子のうちの第
２の入力端子の電圧よりも高いときに出力とし
て第１の２値論理レベルを発生し、上記２つの
入力端子のうちの第１の入力端子の電圧が上記
２つの入力端子のうちの第２の入力端子の電圧
よりも低いときに出力として第２の２値論理レ
ベルを発生する出力段、 とを具備する電圧比較器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP80430032A EP0055320B1 (fr) | 1980-12-18 | 1980-12-18 | Comparateur de tension ayant une large gamme de tension d'entrée de mode commun |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57113615A JPS57113615A (en) | 1982-07-15 |
| JPH0243371B2 true JPH0243371B2 (ja) | 1990-09-28 |
Family
ID=8187429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154913A Granted JPS57113615A (en) | 1980-12-18 | 1981-10-01 | Voltage comparator |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4446385A (ja) |
| EP (1) | EP0055320B1 (ja) |
| JP (1) | JPS57113615A (ja) |
| DE (1) | DE3068917D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536663A (en) * | 1983-07-01 | 1985-08-20 | Motorola, Inc. | Comparator circuit having full supply common mode input |
| US4680483A (en) * | 1986-02-28 | 1987-07-14 | Rca Corporation | Comparator circuit |
| US4760286A (en) * | 1987-07-20 | 1988-07-26 | Motorola, Inc. | Comparator with input offset current elimination |
| IT1228113B (it) * | 1988-12-21 | 1991-05-28 | Sgs Thomson Microelectronics | Circuito comparatore di tensione per circuiti integrati di pilotaggio di carichi elettrici induttivi |
| US5043675A (en) * | 1989-11-20 | 1991-08-27 | Analog Devices, Inc. | Difference amplifier employing input attenuator network and powered by a single polarity power supply |
| GB2357644B (en) | 1999-12-20 | 2004-05-05 | Ericsson Telefon Ab L M | Low-voltage differential signal (LVDS) input circuit |
| DE102008050003B4 (de) * | 2008-09-30 | 2011-06-01 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Analog-Digital-Umsetzer |
| CN119727672B (zh) * | 2024-12-04 | 2025-10-28 | 广东省科学院半导体研究所 | 一种迟滞比较器电路及系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1067366A (en) * | 1964-04-30 | 1967-05-03 | Secr Aviation | Multi-input signal-selecting transistor circuits |
| JPS5429073B2 (ja) * | 1973-04-07 | 1979-09-20 | ||
| US4037170A (en) * | 1976-04-05 | 1977-07-19 | Stromberg-Carlson Corporation | Difference amplifier having extended common mode range |
| US4004245A (en) * | 1976-05-03 | 1977-01-18 | National Semiconductor Corporation | Wide common mode range differential amplifier |
| JPS52152144A (en) * | 1976-06-14 | 1977-12-17 | Matsushita Electric Ind Co Ltd | Integrated circuti |
| JPS5458333A (en) * | 1977-10-19 | 1979-05-11 | Hitachi Ltd | Defferential amplifier |
| US4216435A (en) * | 1979-01-25 | 1980-08-05 | Rca Corporation | Voltage-to-current converter apparatus |
| US4378529A (en) * | 1979-04-09 | 1983-03-29 | National Semiconductor Corporation | Differential amplifier input stage capable of operating in excess of power supply voltage |
-
1980
- 1980-12-18 DE DE8080430032T patent/DE3068917D1/de not_active Expired
- 1980-12-18 EP EP80430032A patent/EP0055320B1/fr not_active Expired
-
1981
- 1981-10-01 JP JP56154913A patent/JPS57113615A/ja active Granted
- 1981-12-07 US US06/327,865 patent/US4446385A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4446385A (en) | 1984-05-01 |
| JPS57113615A (en) | 1982-07-15 |
| DE3068917D1 (en) | 1984-09-13 |
| EP0055320B1 (fr) | 1984-08-08 |
| EP0055320A1 (fr) | 1982-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3551836A (en) | Differential amplifier circuit adapted for monolithic fabrication | |
| JPS61230411A (ja) | 電気回路 | |
| US4642551A (en) | Current to voltage converter circuit | |
| US4119869A (en) | Constant current circuit | |
| JPS5910154B2 (ja) | 整流回路 | |
| JPH0544845B2 (ja) | ||
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPH0243371B2 (ja) | ||
| JPH0473806B2 (ja) | ||
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| US3900790A (en) | Constant current circuit | |
| TW478230B (en) | Overvoltage protector | |
| GB1297867A (ja) | ||
| JPH03788B2 (ja) | ||
| US3717777A (en) | Digital to analog converter including improved reference current source | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
| US3500032A (en) | Analog multiplier,divider,variable gain element | |
| RU2802370C1 (ru) | Триггерный логический элемент И | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH0477329B2 (ja) | ||
| SU1480094A1 (ru) | Выходной каскад операционного усилител | |
| KR19990029445A (ko) | 고속에서 동작가능한 이미터결합 논리회로 | |
| JPS62586B2 (ja) |