JPH0243600A - Display driving circuit for plasma display panel - Google Patents
Display driving circuit for plasma display panelInfo
- Publication number
- JPH0243600A JPH0243600A JP63194911A JP19491188A JPH0243600A JP H0243600 A JPH0243600 A JP H0243600A JP 63194911 A JP63194911 A JP 63194911A JP 19491188 A JP19491188 A JP 19491188A JP H0243600 A JPH0243600 A JP H0243600A
- Authority
- JP
- Japan
- Prior art keywords
- display
- transistor
- driven
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はとくに直流形のプラズマ表示パネルに適する表
示駆動回路、すなわちプラズマ表示パネルの面内に行列
配置された画素を所定方向に並び同時走査されるijl
故個の画素ごとに各画素に対してビデオデータの値に応
じたパルス幅の定電流を供給することにより駆動する回
路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is a display drive circuit particularly suitable for a DC type plasma display panel, that is, a display drive circuit that simultaneously scans pixels arranged in rows and columns within the plane of a plasma display panel in a predetermined direction. ijl to be done
The present invention relates to a circuit that drives each pixel by supplying a constant current with a pulse width corresponding to the value of video data to each pixel.
上述のプラズマ表示パネルは、OA装置等に適する小形
軽量のいわゆるフラットデスプレパネルとして賞用され
ているもので、従来は明暗のドツトからなる文字や図形
の表示が主体であったが、最近では数段階の階81目表
示を行なうものが出現してその用途が急速に拡大しつつ
ある。このプラズマ表示パネルの面内には画素が行列状
に1例えば400行x640列に配列されており、所定
方向ふつうは行方向に並ぶ画素が同時ないしは一斉に例
えば6011zの周波数で列方向に順次走査され、この
列方向走査によって選択された特定の行に沿って並ぶ順
数個例えば640個の画素が、本発明の対象である信号
表示駆動回路によって一斉に表示駆動される。よく知ら
れたことではあるが、この要領を第2図を参照してまず
説明する。The above-mentioned plasma display panel is a small and lightweight so-called flat display panel suitable for office automation equipment, etc.. Conventionally, it mainly displayed characters and figures consisting of bright and dark dots, but recently, A device that displays several levels of floor 81 has appeared, and its uses are rapidly expanding. Pixels are arranged in rows and columns in the plane of this plasma display panel, for example, 400 rows x 640 columns, and the pixels arranged in a predetermined direction, usually the row direction, are simultaneously or all at once scanned sequentially in the column direction at a frequency of, for example, 6011z. The sequential number of pixels, for example, 640 pixels, which are arranged along a specific row selected by this column direction scanning, are simultaneously driven for display by the signal display drive circuit that is the object of the present invention. Although this is well known, this procedure will first be explained with reference to FIG.
第2図の左下部に面略に示されたプラズマ表示パネル1
0には、行方向に走る走査線11と列方向に走る表示駆
動線12とがそれぞれ多数本設けられるが、図ではそれ
らを代表して各3本ずつが示されている。画素13はよ
く知られているように、走査線11と表示駆動112と
の各交点にそれぞれ作り込まれる。Plasma display panel 1 shown schematically at the bottom left of FIG.
0, a large number of scanning lines 11 running in the row direction and a large number of display drive lines 12 running in the column direction are provided, and three of each are shown in the figure to represent them. As is well known, the pixels 13 are formed at each intersection of the scanning line 11 and the display drive 112.
直流形プラズマ表示パネルの場合、走査線11はぶつ・
)各画素13の陰橿側になっており、走査により選択さ
れた走査線11には負の高い走査電圧v1を与えて画素
の表示状態をその際に決定し、それ以外の期間中は抵抗
15を介して上の走査電圧よりも低い負の維持電圧v2
をこれに与えるようになっている。トランジスタ70は
走査線11の切り換え用であって、シフトレジスタ80
はシフトパルスSPにより1段ずつ進められるその段出
力によってこの走査トランジスタ70を1個ずつ順次オ
ン操作して走査を進めるためのものである。In the case of a DC type plasma display panel, the scanning line 11 is
) It is on the shadow side of each pixel 13, and a high negative scanning voltage v1 is applied to the scanning line 11 selected by scanning to determine the display state of the pixel at that time, and the resistance is maintained during other periods. Negative sustaining voltage v2 lower than the upper scanning voltage via 15
is to be given to this. The transistor 70 is for switching the scanning line 11, and the shift register 80
is used to advance scanning by sequentially turning on the scanning transistors 70 one by one using the outputs of the stages advanced one by one by the shift pulse SP.
各画素13の陽極側である表示駆動線12には、本発明
の対象である表示駆動回路20から正の表示電圧Vdが
与えられるが、この例では階調表示をするために表示電
圧Vdをビデオデータに応じたパルス幅で与えるように
なっており、このためにシフトレジスタ60. ラッ
チ回路50およびパルス幅選択回路40が設けられてい
る。各ビデオデータVDはこの例ではビットデータDO
および01からなる2ピッ1−構成になっており、これ
によって原理上は4段の階調表示を各画素に指定できは
ずであるが、この内の1段がふつうはいわゆる種火放電
の指定に用いられるので、実際の表示に使える階調数は
残りの3段になる。A positive display voltage Vd is applied to the display drive line 12 on the anode side of each pixel 13 from the display drive circuit 20, which is the object of the present invention. The pulse width is given according to the video data, and for this purpose the shift register 60. A latch circuit 50 and a pulse width selection circuit 40 are provided. Each video data VD is a bit data DO in this example.
It has a 2-pixel configuration consisting of 0 and 01, and in principle it should be possible to specify four levels of gradation display for each pixel, but one of these is usually used to specify the so-called pilot discharge. Therefore, the number of gradations that can be used for actual display is the remaining three.
シフトレジスタ60は、2ピント(育成のビデオデータ
vDに対応して、2個のシフトレジスタ61および62
を重ねた2重構造になっており、シフトパルスSPによ
って各2ビツトのビデオデータvDをその各段に読み込
んで記憶する。ランチ回路50もこれに対応して各2ビ
ツトを記憶するラッチを並べたもので、ラッチ指令LS
に応じてシフトレジスタ60の各段からビデオデータv
Dを一斉に読み込んで各ラッチ内に保持する。パルス幅
選択回路40は、それぞれ異なるパルス幅をもつ4個の
信号を発生するパルス発生回路41を従え、図で切換ス
イッチで模式的に示されたように、ランチ回路から受け
る2ビツトの各ビデオデータVDの値に応じて、4個の
パルス幅信号の内の1個を選択して表示駆動回路20に
出力するものである。The shift register 60 has two shift registers 61 and 62 corresponding to the video data vD of the training.
It has a double structure in which 2 bits of video data vD are read and stored in each stage by a shift pulse SP. The launch circuit 50 is also an arrangement of latches that each store 2 bits, and the latch command LS
The video data v is sent from each stage of the shift register 60 according to
D is read all at once and held in each latch. The pulse width selection circuit 40 includes a pulse generation circuit 41 that generates four signals each having a different pulse width, and as schematically shown in the figure with a changeover switch, the pulse width selection circuit 40 selects each of the 2-bit video signals received from the launch circuit. One of the four pulse width signals is selected and output to the display drive circuit 20 according to the value of the data VD.
表示駆動回路20はこのパルス幅信号を受け、それと同
じパルス幅をもつ正の表示電圧Vdを表示駆動線12に
乗せて各画素13の陰陽両極間を放電させることにより
、各画素13に表示電圧Vdのパルス幅に応じた階調で
表示をさせる。The display drive circuit 20 receives this pulse width signal and applies a positive display voltage Vd having the same pulse width to the display drive line 12 to discharge between the negative and anode poles of each pixel 13, thereby applying a display voltage to each pixel 13. Display is performed in gradation according to the pulse width of Vd.
第3図は従来技術による表示駆動回路20を示すもので
ある0図で一点鎖線で囲んで示された表示駆動回路20
は、パルス幅信号選択回路40から受けるスイッチング
指令SSで指定されるパルス幅の表示電圧Vdを作り、
抵抗31を介して表示パネル10の表示駆動線12に乗
せて画素13を駆動するもので、図示のようにスイッチ
ング指令SSを受けるドライバ25と、その出力を受け
てスイッチング動作をするスイッチングトランジスタ2
1とからなり、スイッチングトランジスタ21にはこの
例ではpnp形のバイポーラトランジスタが用いられて
いる。FIG. 3 shows a display drive circuit 20 according to the prior art.
creates a display voltage Vd with a pulse width specified by the switching command SS received from the pulse width signal selection circuit 40,
It drives the pixels 13 by being placed on the display drive line 12 of the display panel 10 via a resistor 31, and as shown in the figure, it includes a driver 25 that receives a switching command SS, and a switching transistor 2 that receives the output and performs a switching operation.
In this example, a pnp type bipolar transistor is used as the switching transistor 21.
ところで、画素13の表示はもちろんプラズマ放電によ
るもので、よく知られているようにこのこのプラズマ放
電は負の電圧・電流特性をもっているので、走査トラン
ジスタ70がオンして負の走査電圧v1が走査線11に
乗り、かつ表示駆動回路20から表示電圧Vdが表示駆
動線12に乗せられたとき、そのままでは画素13内の
プラズマ電流が暴走してしまうことになる。抵抗31は
これを防止するための電流制限抵抗であって、ふつう数
百にΩ程度の高抵抗をこれに用いてプラズマ電流を数百
DA程度に制限する。走査トランジスタ70のオフ期間
中は走査電圧viが前述の維持電圧v2に切り換わって
共通線14を介して画素13に与えられるが、この際に
は抵抗15が電流制限作用をする。By the way, the display of the pixel 13 is of course caused by plasma discharge, and as is well known, this plasma discharge has negative voltage and current characteristics, so the scanning transistor 70 is turned on and the negative scanning voltage v1 is applied to the scanning. line 11 and when the display voltage Vd is applied from the display drive circuit 20 to the display drive line 12, the plasma current in the pixel 13 will run out of control. The resistor 31 is a current limiting resistor for preventing this, and is usually a high resistance of about several hundred ohms to limit the plasma current to about several hundred DA. During the off-period of the scanning transistor 70, the scanning voltage vi is switched to the above-mentioned sustaining voltage v2 and is applied to the pixel 13 via the common line 14, but at this time the resistor 15 acts as a current limiter.
なお、この表示駆動回路20は第2図のパルス幅選択回
路40.ラッチ回路50およびシフトレジスタ60等と
ともにこの例ではB i CMO3形の集積回路装置内
に組み込んでしまうことにより、プラズマ表示パネルの
駆動回路の小形化と組み立ての省力化が図られる。抵抗
31は高抵抗で集積回路内に作り込むにはあまり適当で
ないこともあって、複数個を抵抗回路30の形にまとめ
て集積回路装置とは別体とされる。Note that this display drive circuit 20 is similar to the pulse width selection circuit 40. in FIG. By incorporating the latch circuit 50, shift register 60, etc. into a B i CMO3 type integrated circuit device in this example, it is possible to downsize the plasma display panel drive circuit and save labor in assembling it. Since the resistor 31 has a high resistance and is not suitable for being incorporated into an integrated circuit, a plurality of resistors 31 are combined into a resistor circuit 30 and separated from the integrated circuit device.
ところが、上述の表示駆動回路では抵抗回路30のプラ
ズマ表示パネル10および抵抗駆動回路20との接続に
手間が掛かり、かつその抵抗31の抵抗値のばらつきに
よって表示にむらが出やすい問題がある。However, the display drive circuit described above has the problem that it takes time and effort to connect the resistor circuit 30 to the plasma display panel 10 and the resistor drive circuit 20, and the display tends to be uneven due to variations in the resistance value of the resistor 31.
前述のようにプラズマ表示パネル10には640本程度
の表示駆動線12があるから、抵抗回路30が表示駆動
回路20と別体であると、表示駆動線の本数だけ接続の
手間が増え、接続用のスペースも必要になる。抵抗31
は前述のように電流制限用ではあるが、その抵抗値によ
って画素に流れるプラズマ電流値が決まるので、抵抗値
にばらつきがあると表示にむらが出ることになり、目視
上このむらを目立たなくするには抵抗値の誤差を5%程
度以内にする要がある。抵抗回路30を表示駆動回路2
0とともに集積回路装置内に作り込んだのでは、その抵
抗31の抵抗値をかかる精度で揃えることはまず不可能
なので、上述のように集積回路装置に対して外付けとす
るはかないのであるが、これをかなり入念に抵抗回路3
0を製作しても抵抗値に10%程度のばらつきが生じて
表示にむらが出やすい、かかる外付は抵抗の場合は、ト
リミング笠の手段でその抵抗値を揃えることは可能であ
るが、抵抗値の調整にももちろんそれなりの手間が掛か
ってしまうことになる。As mentioned above, the plasma display panel 10 has about 640 display drive lines 12, so if the resistance circuit 30 is separate from the display drive circuit 20, the effort and effort required to connect the display drive lines increases by the number of display drive lines. You will also need space. resistance 31
As mentioned above, is for current limiting, but its resistance value determines the plasma current value flowing to the pixel, so if there is variation in resistance value, the display will be uneven, so it is necessary to make this unevenness less noticeable visually. It is necessary to keep the error in resistance value within about 5%. Display drive circuit 2 with resistance circuit 30
If the resistor 31 is built into the integrated circuit device along with 0, it is almost impossible to match the resistance value of the resistor 31 with such precision, so it is temporary to attach it externally to the integrated circuit device as described above. Resistor circuit 3
Even if 0 is manufactured, the resistance value tends to vary by about 10% and the display is likely to be uneven.If such an external resistor is used, it is possible to make the resistance value uniform by means of a trimming shade. Of course, adjusting the resistance value also requires some effort.
本発明はかかる問題点を解決して、抵抗を表示駆動線ご
とに設ける必要のないプラズマ表示パネルの表示駆動回
路を得ることを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to solve these problems and provide a display drive circuit for a plasma display panel that does not require a resistor for each display drive line.
この目的は本発明によれば、冒頭記載のようにプラズマ
表示パネルの面内に行列配置された画素を所定方向に並
び同時走査される複数個の画素ごとに各画素に対してビ
デオデータの値に応じたパルス幅の定電流を供給するこ
とにより駆動するプラズマ表示パネルの表示駆動回路を
、一端が各画素に接続されビデオデータの値に応したパ
ルス幅でそれぞれ開閉制御される複数個のスイッチング
トランジスタと、所定電圧の電源点に一端が共通接続さ
れた基準トランジスタと複数個の従動トランジスタとか
らなり各従動トランジスタの他端がスイッチングトラン
ジスタの他端とそれぞれ接続された電流ミラー回路とで
構成し、スイッチングトランジスタがオン制御されたと
き電流ミラー回路の基準トランジスタによって設定され
た電流に対応する定電流を各従動トランジスタから対応
するスイッチングトランジスタを介して各画素に表示用
のプラズマを流として供給することによって達成される
。According to the present invention, this purpose is to arrange pixels arranged in rows and columns within the plane of a plasma display panel in a predetermined direction as described at the beginning, and to obtain video data values for each pixel for each of a plurality of pixels that are simultaneously scanned. The display drive circuit of the plasma display panel is driven by supplying a constant current with a pulse width corresponding to the value of the video data.The display drive circuit of the plasma display panel is driven by supplying a constant current with a pulse width corresponding to the value of the video data. It consists of a transistor, a reference transistor whose one end is commonly connected to a power supply point of a predetermined voltage, and a plurality of driven transistors, and a current mirror circuit whose other end of each driven transistor is connected to the other end of a switching transistor. , When the switching transistor is controlled to be turned on, a constant current corresponding to the current set by the reference transistor of the current mirror circuit is supplied from each driven transistor to each pixel through the corresponding switching transistor as plasma for display. achieved by.
〔作用]
上述の抵抗はプラズマ電流を制限する機能とそれを一定
値に揃える機能との二重の機能を果たしているが、本発
明はこれらいずれの機能もプラズマ電流を所定の定電流
値に制御すれば同時に果たし得ることに着目したもので
、このため表示駆動回路から表示電圧を画素に与えると
いう従来の考えを捨て、表示駆動回路から定電流を表示
用のプラズマ電流として画素に例えばその陽橿側から供
給することとし、この定電流を上記構成にいう電流ミラ
ー回路によって発生させることにより、表示駆動回路と
画素との間に抵抗を介在させる必要をなくす。換言すれ
ば、本発明は表示駆動回路を従来の電圧供給源ではなく
電流供給源とすることにより、前述の問題点を解決する
ことに成功したものである。[Function] The above-mentioned resistor has the dual functions of limiting the plasma current and adjusting it to a constant value, but the present invention can perform both of these functions by controlling the plasma current to a predetermined constant current value. For this reason, we abandoned the conventional idea of applying a display voltage from the display drive circuit to the pixel, and instead applied a constant current from the display drive circuit to the pixel as a plasma current for display, for example. By supplying this constant current from the side and generating this constant current using the current mirror circuit referred to in the above configuration, there is no need to interpose a resistor between the display drive circuit and the pixel. In other words, the present invention has succeeded in solving the above-mentioned problems by using the display drive circuit as a current supply source instead of the conventional voltage supply source.
もちろん、プラズマ表示パネルの表示はプラズマ放電に
よるものであるから、画素に放電を発生させる電圧を与
えることはぜひ必要であるが、幸い画素の両電橿の一方
例えば陽橿側からは定電流を供給するだけとしても、例
えば走査トランジスタのオン時に他方の電橋である陰極
に掛ける走査電圧を選択することによって、放電に必要
な電圧を陰極側から画素に充分に掛けることができる。Of course, since the display on a plasma display panel is based on plasma discharge, it is absolutely necessary to apply a voltage that generates a discharge to the pixel, but fortunately, one of the two electrodes of the pixel, for example, the positive side, is supplied with a constant current. Even if it is only supplied, for example, by selecting the scanning voltage to be applied to the cathode, which is the other electric bridge, when the scanning transistor is turned on, the voltage necessary for discharge can be sufficiently applied to the pixel from the cathode side.
また、プラズマ放電時間をビデオデータの値に対応させ
るのは本発明においても同じであるが、このためには上
記の構成中のスイッチングトランジスタをオンオフさせ
て、電流ミラー回路の従動トランジスタからの定電流を
ビデオデータの値に応じたパルス幅で画素に供給する。Also, in the present invention, the plasma discharge time is made to correspond to the value of video data, but in order to do this, the switching transistor in the above configuration is turned on and off, and a constant current from the driven transistor of the current mirror circuit is is supplied to the pixels with a pulse width depending on the value of the video data.
以下、第1図を参照しながら本発明の詳細な説明する。 Hereinafter, the present invention will be explained in detail with reference to FIG.
同図は第2図の表示駆動回路20とその周辺回路を示す
もので、図の下部にはプラズマ表示パネルの走査&II
11.表示駆動線12および画素13が示されており
、各画素13内の図の下側の陰極は実際には走査線11
そのものであって、前述のように走査トランジスタ70
のオン動作によって選択されて、この選択期間中食の表
示電圧v1がこれに与えられ、走査トランジスタ70の
オフ時には抵抗15を介して表示電圧よりは低い負の維
持電圧v2がこれに与えられる0例えば、表示電圧Vl
は一200■維持電圧は−100Vとされる。なお、第
1図にはプラズマ表示パネルの多数の走査線を代表して
1本の走査線11のみが示されており、画素13も行方
向に並ぶ複数個の画素中の両端と中央の3個のみが示さ
れている。This figure shows the display drive circuit 20 of FIG. 2 and its peripheral circuits.
11. Display drive lines 12 and pixels 13 are shown, and the lower cathode in the figure within each pixel 13 is actually connected to scan line 11.
As mentioned above, the scanning transistor 70
During this selection period, an eclipse display voltage v1 is applied to it, and when the scanning transistor 70 is off, a negative sustain voltage v2 lower than the display voltage is applied to it through the resistor 15. For example, display voltage Vl
is -200V and the maintenance voltage is -100V. In addition, only one scanning line 11 is shown in FIG. 1 as a representative of the many scanning lines of the plasma display panel, and the pixels 13 are also divided into three pixels at both ends and the center among the plurality of pixels arranged in the row direction. Only pieces are shown.
一点鎖線で囲んで示された表示駆動回路20は行方向に
並ぶ例えば64個の画素ごとに設けられ、この実施例で
はMOS)ランジスタのみで構成されるので、対応Jる
第2図のパルス幅選択回路40゜ランチ回路50.シフ
トレジスタ60等と一緒に1個のMOS集積回路装置内
に納めてしまうことができ、かつとくに高電圧を扱う回
路がないので集積回路装置は安価な低電圧用のものとす
ることができる0表示駆動回路20内には、各画素13
に対応するスイッチングトランジスタ21としてこの例
ではPチャネルMO3)ランジスタが設けられ、それぞ
れその一端、この例ではドレインがプラズマ表示パネル
の表示駆動線12と接続され、そのゲートに第2図のパ
ルス幅選択回路40からビデオデータVDの値に対応す
るパルス幅を措定するスイッチング指令SSをそれぞれ
受ける。The display drive circuit 20 shown surrounded by a dashed line is provided for each of, for example, 64 pixels lined up in the row direction, and is composed of only MOS transistors in this embodiment, so the corresponding pulse width of FIG. Selection circuit 40° launch circuit 50. It can be housed in one MOS integrated circuit device together with the shift register 60, etc., and since there is no circuit that specifically handles high voltage, the integrated circuit device can be an inexpensive one for low voltage. In the display drive circuit 20, each pixel 13
In this example, P-channel MO3) transistors are provided as the switching transistors 21 corresponding to A switching command SS is respectively received from the circuit 40, which assumes a pulse width corresponding to the value of the video data VD.
表示駆動回路20の上側に示された電流ミラー回路22
は低圧のtfX電圧Vdを受け、その1個の基準トラン
ジスタ23および複数個の従動トランジスタ24には、
この例ではすべてPチャネルMOSトランジスタが用い
られ、これらのMOS)ランジスタの一端、この例では
ソースが電it位点に接続され、従動トランジスタ24
の他端、この例ではドレインがスイッチングトランジス
タ21の他端、この例ではソースとそれぞれ接続される
。基準トランジスタ23および従動トランジスタ24の
ゲートは電流ミラー回路を形成するためにすべて共通接
続され、基準トランジスタ23の他端、この例ではドレ
インと接続される。Current mirror circuit 22 shown above display drive circuit 20
receives a low tfX voltage Vd, and its one reference transistor 23 and a plurality of driven transistors 24 have a
All P-channel MOS transistors are used in this example, and one end of these MOS transistors, in this example the source, is connected to the voltage point it, and the driven transistor 24
The other end, the drain in this example, is connected to the other end of the switching transistor 21, the source in this example. The gates of reference transistor 23 and driven transistor 24 are all connected in common to form a current mirror circuit, and are connected to the other end of reference transistor 23, in this example the drain.
基準トランジスタ23の他端と接地電位点との間には、
基準トランジスタを流れる基準電流を設定するための設
定抵抗23aが設けられる。この設定抵抗23aは集積
回路装置内の固定抵抗とすることもできるが、この実施
例では抵抗値の調整が可能な外付は抵抗とされている。Between the other end of the reference transistor 23 and the ground potential point,
A setting resistor 23a is provided for setting the reference current flowing through the reference transistor. The setting resistor 23a may be a fixed resistor within the integrated circuit device, but in this embodiment, an external resistor whose resistance value can be adjusted is used.
設定抵抗23aをこのように調整抵抗とすることにより
、基準電流値を従って各従動トランジスタ24から画素
に供給されるプラズマ電流値を微調整することができ、
プラズマ表示パネルを複数個例えばlO個程度の表示駆
動回路20で駆動する際に表示のむらをな(すことがで
きる。By using the setting resistor 23a as an adjusting resistor in this way, it is possible to finely adjust the reference current value and, accordingly, the plasma current value supplied from each driven transistor 24 to the pixel.
When a plasma display panel is driven by a plurality of display drive circuits 20, for example, about 10 display drive circuits 20, display unevenness can be prevented.
電流ミラー回路22内の従動トランジスタ24はもちろ
んすべて同構成とされ、それぞれ基準トランジスタ23
を流れる基準電流に比例した同じ値の従動電流を発生ず
る定電流源として働(、従動トランジスタ24としての
MOSトランジスタの動作特性はそのチャネル長とチャ
ネル幅によって専ら決まり、かかるチャネル寸法は集積
回路装置の製作時のフォトマスクによって高精度で管理
できるから、従動トランジスタ24の発生する定電流値
を前述の抵抗値の場合よりもずっと高い精度で揃えるこ
とができる。Of course, all the driven transistors 24 in the current mirror circuit 22 have the same configuration, and each has a reference transistor 23.
The operating characteristics of the MOS transistor as the driven transistor 24 are determined exclusively by its channel length and channel width, and such channel dimensions are determined by the integrated circuit device. Since the constant current value generated by the driven transistor 24 can be controlled with high accuracy using a photomask during the manufacturing process, it is possible to align the constant current value generated by the driven transistor 24 with much higher precision than in the case of the above-mentioned resistance value.
以上のように構成された表示駆動回路20は、スイツチ
ング指令SSでゲート制御されるスイッチングトランジ
スタ21のオンオフ動作に応じて、電流ミラー回路22
の各従動トランジスタ24からビデオデータに対応する
パルス幅の定電流を画素13に表示用のプラズマ電流と
して供給することにより、プラズマ表示パネルに元のビ
デオデータに忠実でかつその全面に亘ってむらのない表
示をさせることができる。The display drive circuit 20 configured as described above controls the current mirror circuit 22 according to the on/off operation of the switching transistor 21 whose gate is controlled by the switching command SS.
By supplying a constant current with a pulse width corresponding to the video data from each of the driven transistors 24 to the pixel 13 as a plasma current for display, the plasma display panel can be displayed faithfully to the original video data and without unevenness over its entire surface. It is possible to display a message that does not exist.
以上の実施例に限らず、本発明は種々の態様で実施をす
ることができる0例えば、実施例では表示駆動回路をM
O3I−ランジスタで構成するようにしたが、その一部
ないし全部をバイポーラトランジスタで置き換えること
ができる。また、プラズマ表示パネルは階調表示をする
こととしたが、ビデオデータで階調を指定するかわりに
表示の明るさを指定するようにしても、本発明をそのま
ま適用することができる。The present invention is not limited to the embodiments described above, and can be implemented in various ways. For example, in the embodiments, the display drive circuit is
Although the structure is made of O3I transistors, part or all of them can be replaced with bipolar transistors. Further, although the plasma display panel is designed to display gradation, the present invention can be applied as is even if the brightness of the display is specified instead of specifying the gradation using video data.
以上の説明からすでに明らかなように本発明によれば、
プラズマ表示パネルの面内に行列配置された画素を所定
方向に並び同時走査される複数個の画素ごとに各画素に
対してビデオデータの値に応じたパルス幅の定電流を供
給することにより駆動するためのプラズマ表示パネルの
表示駆動回路を、一端が各画素に接続されビデオデータ
の値に応じたパルス幅でそれぞれ開閉制御される複数個
のスイッチングトランジスタと、所定電圧の電源点に一
端が共通接続された基準トランジスタど複数個の従動ト
ランジスタからなり各従動トランジスタの他端がスイッ
チングトランジスタの他端とそれぞれ接続された電流ミ
ラー回路とで構成し、従来のように表示駆動回路から画
素に表示電圧を与えるかわりに、電流ミラー回路の従動
トランジスタを定電流源として画素に表示電流を与える
ことにより、表示駆動回路とプラズマ表示パネルとの間
に電流制限しないしは表示電流を揃えるために抵抗を設
ける必要を全くなくすことができ、これによってプラズ
マ表示パネル装置の組み立て時の接続作業の手間を省き
、接続のためのスペースを縮小し、かつその表示上のむ
らをなくして1iiiを向上することができる。As already clear from the above description, according to the present invention,
Pixels arranged in rows and columns within the plane of a plasma display panel are arranged in a predetermined direction and driven by supplying a constant current with a pulse width corresponding to the value of video data to each pixel, which is scanned simultaneously. The display drive circuit of a plasma display panel is made up of multiple switching transistors, one end of which is connected to each pixel and each of which is controlled to open and close with a pulse width according to the value of the video data, and one end that is common to a power supply point of a predetermined voltage. It consists of a plurality of driven transistors, including a reference transistor connected to each other, and the other end of each driven transistor is connected to the other end of a switching transistor, respectively, and a current mirror circuit. Instead, by using the driven transistor of the current mirror circuit as a constant current source to provide a display current to the pixel, a resistor is provided between the display drive circuit and the plasma display panel to limit the current or to equalize the display current. This eliminates the need for connection work when assembling a plasma display panel device, reduces the space for connections, and eliminates unevenness in display, thereby improving 1iii.
第1図および第2図が本発明に関し、第1図は本発明に
よるプラズマ表示パネルの表示駆動回路の実施例回路図
、第2図はこの表示駆動回路を組み込んだプラズマ表示
パネル装置の構成回路図である。第3図は従来技術によ
る表示駆動回路を示す回路図である。図において、1 and 2 relate to the present invention, FIG. 1 is a circuit diagram of an embodiment of a display drive circuit for a plasma display panel according to the present invention, and FIG. 2 is a configuration circuit of a plasma display panel device incorporating this display drive circuit. It is a diagram. FIG. 3 is a circuit diagram showing a display drive circuit according to the prior art. In the figure,
Claims (1)
方向に並び同時走査される複数個の画素ごとに各画素に
対してビデオデータの値に応じたパルス幅の定電流を供
給することにより駆動する回路であって、一端が各画素
に接続されビデオ信号の値に応じたパルス幅でそれぞれ
開閉制御される複数個のスイッチングトランジスタと、
所定電圧の電源点に一端が共通接続された基準トランジ
スタと複数個の従動トランジスタとからなり各従動トラ
ンジスタの他端がスイッチングトランジスタの他端とそ
れぞれ接続された電流ミラー回路とを備えてなり、スイ
ッチングトランジスタがオン制御されたとき電流ミラー
回路の基準トランジスタによって設定された電流に対応
する一定の表示電流を各従動トランジスタから対応する
スイッチングトランジスタを介して各画素に供給するよ
うにしたことを特徴とするプラズマ表示パネルの表示駆
動回路。Pixels arranged in rows and columns within the plane of a plasma display panel are arranged in a predetermined direction and driven by supplying a constant current with a pulse width corresponding to the value of video data to each pixel, which is scanned simultaneously. a plurality of switching transistors, one end of which is connected to each pixel, each of which is controlled to open and close with a pulse width according to the value of a video signal;
The switching circuit is composed of a reference transistor whose one end is commonly connected to a power supply point of a predetermined voltage, and a plurality of driven transistors, and a current mirror circuit whose other end of each driven transistor is connected to the other end of the switching transistor. When the transistor is turned on, a constant display current corresponding to the current set by the reference transistor of the current mirror circuit is supplied from each driven transistor to each pixel via the corresponding switching transistor. Display drive circuit for plasma display panels.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194911A JPH0243600A (en) | 1988-08-04 | 1988-08-04 | Display driving circuit for plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194911A JPH0243600A (en) | 1988-08-04 | 1988-08-04 | Display driving circuit for plasma display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0243600A true JPH0243600A (en) | 1990-02-14 |
Family
ID=16332391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63194911A Pending JPH0243600A (en) | 1988-08-04 | 1988-08-04 | Display driving circuit for plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0243600A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383848C (en) * | 2001-08-22 | 2008-04-23 | 旭化成电子材料元件株式会社 | Display panel drive circuit |
-
1988
- 1988-08-04 JP JP63194911A patent/JPH0243600A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383848C (en) * | 2001-08-22 | 2008-04-23 | 旭化成电子材料元件株式会社 | Display panel drive circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109961736B (en) | Digital driving pixel circuit, driving method thereof and display device | |
| US8791883B2 (en) | Organic EL display device and control method thereof | |
| US5949194A (en) | Display element drive method | |
| US11955058B2 (en) | Display panel and driving method for the same, and display device | |
| US6954190B2 (en) | Organic EL circuit | |
| EP0310941A2 (en) | Gray scale display | |
| JPH10312173A (en) | Picture display device | |
| JP2019200363A (en) | Display device | |
| US11488505B2 (en) | Data driving device and gamma voltage circuit for driving pixels arranged in display | |
| US20030052851A1 (en) | Display driving apparatus and liquid crystal display apparatus using same | |
| US6304238B1 (en) | Driving apparatus for plasma addressed liquid crystal display apparatus | |
| US20200294437A1 (en) | Digital-to-analog converter circuit and data driver | |
| CN116682376A (en) | Pixel circuit, display panel and driving method thereof | |
| EP0737958A2 (en) | Video driver for a display apparatus | |
| JP5059773B2 (en) | Liquid crystal display driver with reduced power consumption | |
| WO1999017331A1 (en) | A circuit and control method | |
| US7119769B2 (en) | Active matrix type organic EL panel drive circuit and organic EL display device | |
| JP2002169518A (en) | Liquid crystal display | |
| US7098905B2 (en) | Active matrix type organic EL panel drive circuit and organic EL display device | |
| JPH0243600A (en) | Display driving circuit for plasma display panel | |
| KR100524122B1 (en) | low power organic light emitting device display driving apparatus | |
| JP2680131B2 (en) | Scanning circuit of matrix display device | |
| JP2005157322A (en) | Driving circuit, display device and driving method, control method, and driving device | |
| JP3903770B2 (en) | Data line drive circuit | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same |