JPH0243600A - プラズマ表示パネルの表示駆動回路 - Google Patents

プラズマ表示パネルの表示駆動回路

Info

Publication number
JPH0243600A
JPH0243600A JP63194911A JP19491188A JPH0243600A JP H0243600 A JPH0243600 A JP H0243600A JP 63194911 A JP63194911 A JP 63194911A JP 19491188 A JP19491188 A JP 19491188A JP H0243600 A JPH0243600 A JP H0243600A
Authority
JP
Japan
Prior art keywords
display
transistor
driven
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63194911A
Other languages
English (en)
Inventor
Hiroshi Maruyama
宏志 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63194911A priority Critical patent/JPH0243600A/ja
Publication of JPH0243600A publication Critical patent/JPH0243600A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はとくに直流形のプラズマ表示パネルに適する表
示駆動回路、すなわちプラズマ表示パネルの面内に行列
配置された画素を所定方向に並び同時走査されるijl
故個の画素ごとに各画素に対してビデオデータの値に応
じたパルス幅の定電流を供給することにより駆動する回
路に関する。
〔従来の技術〕
上述のプラズマ表示パネルは、OA装置等に適する小形
軽量のいわゆるフラットデスプレパネルとして賞用され
ているもので、従来は明暗のドツトからなる文字や図形
の表示が主体であったが、最近では数段階の階81目表
示を行なうものが出現してその用途が急速に拡大しつつ
ある。このプラズマ表示パネルの面内には画素が行列状
に1例えば400行x640列に配列されており、所定
方向ふつうは行方向に並ぶ画素が同時ないしは一斉に例
えば6011zの周波数で列方向に順次走査され、この
列方向走査によって選択された特定の行に沿って並ぶ順
数個例えば640個の画素が、本発明の対象である信号
表示駆動回路によって一斉に表示駆動される。よく知ら
れたことではあるが、この要領を第2図を参照してまず
説明する。
第2図の左下部に面略に示されたプラズマ表示パネル1
0には、行方向に走る走査線11と列方向に走る表示駆
動線12とがそれぞれ多数本設けられるが、図ではそれ
らを代表して各3本ずつが示されている。画素13はよ
く知られているように、走査線11と表示駆動112と
の各交点にそれぞれ作り込まれる。
直流形プラズマ表示パネルの場合、走査線11はぶつ・
)各画素13の陰橿側になっており、走査により選択さ
れた走査線11には負の高い走査電圧v1を与えて画素
の表示状態をその際に決定し、それ以外の期間中は抵抗
15を介して上の走査電圧よりも低い負の維持電圧v2
をこれに与えるようになっている。トランジスタ70は
走査線11の切り換え用であって、シフトレジスタ80
はシフトパルスSPにより1段ずつ進められるその段出
力によってこの走査トランジスタ70を1個ずつ順次オ
ン操作して走査を進めるためのものである。
各画素13の陽極側である表示駆動線12には、本発明
の対象である表示駆動回路20から正の表示電圧Vdが
与えられるが、この例では階調表示をするために表示電
圧Vdをビデオデータに応じたパルス幅で与えるように
なっており、このためにシフトレジスタ60.  ラッ
チ回路50およびパルス幅選択回路40が設けられてい
る。各ビデオデータVDはこの例ではビットデータDO
および01からなる2ピッ1−構成になっており、これ
によって原理上は4段の階調表示を各画素に指定できは
ずであるが、この内の1段がふつうはいわゆる種火放電
の指定に用いられるので、実際の表示に使える階調数は
残りの3段になる。
シフトレジスタ60は、2ピント(育成のビデオデータ
vDに対応して、2個のシフトレジスタ61および62
を重ねた2重構造になっており、シフトパルスSPによ
って各2ビツトのビデオデータvDをその各段に読み込
んで記憶する。ランチ回路50もこれに対応して各2ビ
ツトを記憶するラッチを並べたもので、ラッチ指令LS
に応じてシフトレジスタ60の各段からビデオデータv
Dを一斉に読み込んで各ラッチ内に保持する。パルス幅
選択回路40は、それぞれ異なるパルス幅をもつ4個の
信号を発生するパルス発生回路41を従え、図で切換ス
イッチで模式的に示されたように、ランチ回路から受け
る2ビツトの各ビデオデータVDの値に応じて、4個の
パルス幅信号の内の1個を選択して表示駆動回路20に
出力するものである。
表示駆動回路20はこのパルス幅信号を受け、それと同
じパルス幅をもつ正の表示電圧Vdを表示駆動線12に
乗せて各画素13の陰陽両極間を放電させることにより
、各画素13に表示電圧Vdのパルス幅に応じた階調で
表示をさせる。
第3図は従来技術による表示駆動回路20を示すもので
ある0図で一点鎖線で囲んで示された表示駆動回路20
は、パルス幅信号選択回路40から受けるスイッチング
指令SSで指定されるパルス幅の表示電圧Vdを作り、
抵抗31を介して表示パネル10の表示駆動線12に乗
せて画素13を駆動するもので、図示のようにスイッチ
ング指令SSを受けるドライバ25と、その出力を受け
てスイッチング動作をするスイッチングトランジスタ2
1とからなり、スイッチングトランジスタ21にはこの
例ではpnp形のバイポーラトランジスタが用いられて
いる。
ところで、画素13の表示はもちろんプラズマ放電によ
るもので、よく知られているようにこのこのプラズマ放
電は負の電圧・電流特性をもっているので、走査トラン
ジスタ70がオンして負の走査電圧v1が走査線11に
乗り、かつ表示駆動回路20から表示電圧Vdが表示駆
動線12に乗せられたとき、そのままでは画素13内の
プラズマ電流が暴走してしまうことになる。抵抗31は
これを防止するための電流制限抵抗であって、ふつう数
百にΩ程度の高抵抗をこれに用いてプラズマ電流を数百
DA程度に制限する。走査トランジスタ70のオフ期間
中は走査電圧viが前述の維持電圧v2に切り換わって
共通線14を介して画素13に与えられるが、この際に
は抵抗15が電流制限作用をする。
なお、この表示駆動回路20は第2図のパルス幅選択回
路40.ラッチ回路50およびシフトレジスタ60等と
ともにこの例ではB i CMO3形の集積回路装置内
に組み込んでしまうことにより、プラズマ表示パネルの
駆動回路の小形化と組み立ての省力化が図られる。抵抗
31は高抵抗で集積回路内に作り込むにはあまり適当で
ないこともあって、複数個を抵抗回路30の形にまとめ
て集積回路装置とは別体とされる。
〔発明が解決しようとする課題〕
ところが、上述の表示駆動回路では抵抗回路30のプラ
ズマ表示パネル10および抵抗駆動回路20との接続に
手間が掛かり、かつその抵抗31の抵抗値のばらつきに
よって表示にむらが出やすい問題がある。
前述のようにプラズマ表示パネル10には640本程度
の表示駆動線12があるから、抵抗回路30が表示駆動
回路20と別体であると、表示駆動線の本数だけ接続の
手間が増え、接続用のスペースも必要になる。抵抗31
は前述のように電流制限用ではあるが、その抵抗値によ
って画素に流れるプラズマ電流値が決まるので、抵抗値
にばらつきがあると表示にむらが出ることになり、目視
上このむらを目立たなくするには抵抗値の誤差を5%程
度以内にする要がある。抵抗回路30を表示駆動回路2
0とともに集積回路装置内に作り込んだのでは、その抵
抗31の抵抗値をかかる精度で揃えることはまず不可能
なので、上述のように集積回路装置に対して外付けとす
るはかないのであるが、これをかなり入念に抵抗回路3
0を製作しても抵抗値に10%程度のばらつきが生じて
表示にむらが出やすい、かかる外付は抵抗の場合は、ト
リミング笠の手段でその抵抗値を揃えることは可能であ
るが、抵抗値の調整にももちろんそれなりの手間が掛か
ってしまうことになる。
本発明はかかる問題点を解決して、抵抗を表示駆動線ご
とに設ける必要のないプラズマ表示パネルの表示駆動回
路を得ることを目的とする。
〔課題を解決するための手段〕
この目的は本発明によれば、冒頭記載のようにプラズマ
表示パネルの面内に行列配置された画素を所定方向に並
び同時走査される複数個の画素ごとに各画素に対してビ
デオデータの値に応じたパルス幅の定電流を供給するこ
とにより駆動するプラズマ表示パネルの表示駆動回路を
、一端が各画素に接続されビデオデータの値に応したパ
ルス幅でそれぞれ開閉制御される複数個のスイッチング
トランジスタと、所定電圧の電源点に一端が共通接続さ
れた基準トランジスタと複数個の従動トランジスタとか
らなり各従動トランジスタの他端がスイッチングトラン
ジスタの他端とそれぞれ接続された電流ミラー回路とで
構成し、スイッチングトランジスタがオン制御されたと
き電流ミラー回路の基準トランジスタによって設定され
た電流に対応する定電流を各従動トランジスタから対応
するスイッチングトランジスタを介して各画素に表示用
のプラズマを流として供給することによって達成される
〔作用] 上述の抵抗はプラズマ電流を制限する機能とそれを一定
値に揃える機能との二重の機能を果たしているが、本発
明はこれらいずれの機能もプラズマ電流を所定の定電流
値に制御すれば同時に果たし得ることに着目したもので
、このため表示駆動回路から表示電圧を画素に与えると
いう従来の考えを捨て、表示駆動回路から定電流を表示
用のプラズマ電流として画素に例えばその陽橿側から供
給することとし、この定電流を上記構成にいう電流ミラ
ー回路によって発生させることにより、表示駆動回路と
画素との間に抵抗を介在させる必要をなくす。換言すれ
ば、本発明は表示駆動回路を従来の電圧供給源ではなく
電流供給源とすることにより、前述の問題点を解決する
ことに成功したものである。
もちろん、プラズマ表示パネルの表示はプラズマ放電に
よるものであるから、画素に放電を発生させる電圧を与
えることはぜひ必要であるが、幸い画素の両電橿の一方
例えば陽橿側からは定電流を供給するだけとしても、例
えば走査トランジスタのオン時に他方の電橋である陰極
に掛ける走査電圧を選択することによって、放電に必要
な電圧を陰極側から画素に充分に掛けることができる。
また、プラズマ放電時間をビデオデータの値に対応させ
るのは本発明においても同じであるが、このためには上
記の構成中のスイッチングトランジスタをオンオフさせ
て、電流ミラー回路の従動トランジスタからの定電流を
ビデオデータの値に応じたパルス幅で画素に供給する。
〔実施例〕
以下、第1図を参照しながら本発明の詳細な説明する。
同図は第2図の表示駆動回路20とその周辺回路を示す
もので、図の下部にはプラズマ表示パネルの走査&II
 11.表示駆動線12および画素13が示されており
、各画素13内の図の下側の陰極は実際には走査線11
そのものであって、前述のように走査トランジスタ70
のオン動作によって選択されて、この選択期間中食の表
示電圧v1がこれに与えられ、走査トランジスタ70の
オフ時には抵抗15を介して表示電圧よりは低い負の維
持電圧v2がこれに与えられる0例えば、表示電圧Vl
は一200■維持電圧は−100Vとされる。なお、第
1図にはプラズマ表示パネルの多数の走査線を代表して
1本の走査線11のみが示されており、画素13も行方
向に並ぶ複数個の画素中の両端と中央の3個のみが示さ
れている。
一点鎖線で囲んで示された表示駆動回路20は行方向に
並ぶ例えば64個の画素ごとに設けられ、この実施例で
はMOS)ランジスタのみで構成されるので、対応Jる
第2図のパルス幅選択回路40゜ランチ回路50.シフ
トレジスタ60等と一緒に1個のMOS集積回路装置内
に納めてしまうことができ、かつとくに高電圧を扱う回
路がないので集積回路装置は安価な低電圧用のものとす
ることができる0表示駆動回路20内には、各画素13
に対応するスイッチングトランジスタ21としてこの例
ではPチャネルMO3)ランジスタが設けられ、それぞ
れその一端、この例ではドレインがプラズマ表示パネル
の表示駆動線12と接続され、そのゲートに第2図のパ
ルス幅選択回路40からビデオデータVDの値に対応す
るパルス幅を措定するスイッチング指令SSをそれぞれ
受ける。
表示駆動回路20の上側に示された電流ミラー回路22
は低圧のtfX電圧Vdを受け、その1個の基準トラン
ジスタ23および複数個の従動トランジスタ24には、
この例ではすべてPチャネルMOSトランジスタが用い
られ、これらのMOS)ランジスタの一端、この例では
ソースが電it位点に接続され、従動トランジスタ24
の他端、この例ではドレインがスイッチングトランジス
タ21の他端、この例ではソースとそれぞれ接続される
。基準トランジスタ23および従動トランジスタ24の
ゲートは電流ミラー回路を形成するためにすべて共通接
続され、基準トランジスタ23の他端、この例ではドレ
インと接続される。
基準トランジスタ23の他端と接地電位点との間には、
基準トランジスタを流れる基準電流を設定するための設
定抵抗23aが設けられる。この設定抵抗23aは集積
回路装置内の固定抵抗とすることもできるが、この実施
例では抵抗値の調整が可能な外付は抵抗とされている。
設定抵抗23aをこのように調整抵抗とすることにより
、基準電流値を従って各従動トランジスタ24から画素
に供給されるプラズマ電流値を微調整することができ、
プラズマ表示パネルを複数個例えばlO個程度の表示駆
動回路20で駆動する際に表示のむらをな(すことがで
きる。
電流ミラー回路22内の従動トランジスタ24はもちろ
んすべて同構成とされ、それぞれ基準トランジスタ23
を流れる基準電流に比例した同じ値の従動電流を発生ず
る定電流源として働(、従動トランジスタ24としての
MOSトランジスタの動作特性はそのチャネル長とチャ
ネル幅によって専ら決まり、かかるチャネル寸法は集積
回路装置の製作時のフォトマスクによって高精度で管理
できるから、従動トランジスタ24の発生する定電流値
を前述の抵抗値の場合よりもずっと高い精度で揃えるこ
とができる。
以上のように構成された表示駆動回路20は、スイツチ
ング指令SSでゲート制御されるスイッチングトランジ
スタ21のオンオフ動作に応じて、電流ミラー回路22
の各従動トランジスタ24からビデオデータに対応する
パルス幅の定電流を画素13に表示用のプラズマ電流と
して供給することにより、プラズマ表示パネルに元のビ
デオデータに忠実でかつその全面に亘ってむらのない表
示をさせることができる。
以上の実施例に限らず、本発明は種々の態様で実施をす
ることができる0例えば、実施例では表示駆動回路をM
O3I−ランジスタで構成するようにしたが、その一部
ないし全部をバイポーラトランジスタで置き換えること
ができる。また、プラズマ表示パネルは階調表示をする
こととしたが、ビデオデータで階調を指定するかわりに
表示の明るさを指定するようにしても、本発明をそのま
ま適用することができる。
〔発明の効果〕
以上の説明からすでに明らかなように本発明によれば、
プラズマ表示パネルの面内に行列配置された画素を所定
方向に並び同時走査される複数個の画素ごとに各画素に
対してビデオデータの値に応じたパルス幅の定電流を供
給することにより駆動するためのプラズマ表示パネルの
表示駆動回路を、一端が各画素に接続されビデオデータ
の値に応じたパルス幅でそれぞれ開閉制御される複数個
のスイッチングトランジスタと、所定電圧の電源点に一
端が共通接続された基準トランジスタど複数個の従動ト
ランジスタからなり各従動トランジスタの他端がスイッ
チングトランジスタの他端とそれぞれ接続された電流ミ
ラー回路とで構成し、従来のように表示駆動回路から画
素に表示電圧を与えるかわりに、電流ミラー回路の従動
トランジスタを定電流源として画素に表示電流を与える
ことにより、表示駆動回路とプラズマ表示パネルとの間
に電流制限しないしは表示電流を揃えるために抵抗を設
ける必要を全くなくすことができ、これによってプラズ
マ表示パネル装置の組み立て時の接続作業の手間を省き
、接続のためのスペースを縮小し、かつその表示上のむ
らをなくして1iiiを向上することができる。
【図面の簡単な説明】
第1図および第2図が本発明に関し、第1図は本発明に
よるプラズマ表示パネルの表示駆動回路の実施例回路図
、第2図はこの表示駆動回路を組み込んだプラズマ表示
パネル装置の構成回路図である。第3図は従来技術によ
る表示駆動回路を示す回路図である。図において、

Claims (1)

    【特許請求の範囲】
  1. プラズマ表示パネルの面内に行列配置された画素を所定
    方向に並び同時走査される複数個の画素ごとに各画素に
    対してビデオデータの値に応じたパルス幅の定電流を供
    給することにより駆動する回路であって、一端が各画素
    に接続されビデオ信号の値に応じたパルス幅でそれぞれ
    開閉制御される複数個のスイッチングトランジスタと、
    所定電圧の電源点に一端が共通接続された基準トランジ
    スタと複数個の従動トランジスタとからなり各従動トラ
    ンジスタの他端がスイッチングトランジスタの他端とそ
    れぞれ接続された電流ミラー回路とを備えてなり、スイ
    ッチングトランジスタがオン制御されたとき電流ミラー
    回路の基準トランジスタによって設定された電流に対応
    する一定の表示電流を各従動トランジスタから対応する
    スイッチングトランジスタを介して各画素に供給するよ
    うにしたことを特徴とするプラズマ表示パネルの表示駆
    動回路。
JP63194911A 1988-08-04 1988-08-04 プラズマ表示パネルの表示駆動回路 Pending JPH0243600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63194911A JPH0243600A (ja) 1988-08-04 1988-08-04 プラズマ表示パネルの表示駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63194911A JPH0243600A (ja) 1988-08-04 1988-08-04 プラズマ表示パネルの表示駆動回路

Publications (1)

Publication Number Publication Date
JPH0243600A true JPH0243600A (ja) 1990-02-14

Family

ID=16332391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63194911A Pending JPH0243600A (ja) 1988-08-04 1988-08-04 プラズマ表示パネルの表示駆動回路

Country Status (1)

Country Link
JP (1) JPH0243600A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383848C (zh) * 2001-08-22 2008-04-23 旭化成电子材料元件株式会社 显示板驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383848C (zh) * 2001-08-22 2008-04-23 旭化成电子材料元件株式会社 显示板驱动电路

Similar Documents

Publication Publication Date Title
CN109961736B (zh) 一种数字驱动像素电路及其驱动方法和显示装置
US8791883B2 (en) Organic EL display device and control method thereof
US5949194A (en) Display element drive method
US11955058B2 (en) Display panel and driving method for the same, and display device
US6954190B2 (en) Organic EL circuit
EP0310941A2 (en) Gray scale display
JPH10312173A (ja) 画像表示装置
JP2019200363A (ja) 表示装置
US11488505B2 (en) Data driving device and gamma voltage circuit for driving pixels arranged in display
US20030052851A1 (en) Display driving apparatus and liquid crystal display apparatus using same
US6304238B1 (en) Driving apparatus for plasma addressed liquid crystal display apparatus
US20200294437A1 (en) Digital-to-analog converter circuit and data driver
CN116682376A (zh) 像素电路和显示面板及其驱动方法
EP0737958A2 (en) Video driver for a display apparatus
JP5059773B2 (ja) 電力消費を低減した液晶ディスプレイ駆動装置
WO1999017331A1 (en) A circuit and control method
US7119769B2 (en) Active matrix type organic EL panel drive circuit and organic EL display device
JP2002169518A (ja) 液晶表示装置
US7098905B2 (en) Active matrix type organic EL panel drive circuit and organic EL display device
JPH0243600A (ja) プラズマ表示パネルの表示駆動回路
KR100524122B1 (ko) 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치
JP2680131B2 (ja) マトリクス表示装置の走査回路
JP2005157322A (ja) 駆動回路、表示装置と駆動方法、制御方法、及び駆動装置
JP3903770B2 (ja) データ線駆動回路
US5642126A (en) Driving circuit for driving a display apparatus and a method for the same