JPH0243610A - 時刻管理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通信機器の通信結果を時刻と対応づけて記録
・参照する際などに利用される時刻管理装置に関するも
のである。

従来の技術 最近、時刻管理装置は、通信の分野で盛んに利用される
ようになってきた。この時刻管理装置の構成としては、
時計手段により外部時刻を直接計時し、記録・参照する
構成が一般に知られている。

以下、第３図を参照して従来の時刻管理装置について説
明する。

第３図は、従来例における時刻管理装置の基本的構成を
示す、機能ブロック図である。

第３図に示すように、入力端子３４より入力される外部
時刻３５は計時手段３６に送られ、この外部時刻３５を
初期値として計時手段３６はリセットされる。

これにより計時手段３６からは刻々の外部時刻３７が出
力され、記憶手段３８においては必要に応じてこれを参
照し、その時点での外部時刻として記憶する。この記憶
された外部時刻３９は出力端子４０から取り出すことが
できる。

発明が解決しようとする課題 しかし、以上のような構成では、−度に管理できる外部
時刻は一つだけであるため、複数の通信機器まだは単一
の通信機器の複数の通信チャネルの通信結果を管理する
場合などにそれぞれの機器または通信チャネルに関して
設定された外部時刻が異なると、いずれか一方について
は不正確な外部時刻に基づいて記録がなされるという問
題を有していた。

この問題に対しては従来よシ、上記構成の時刻管理装置
を複数用いるなどの方法により改善がなされていたが、
この方法では、それぞれの外部時刻の間の相対的な前後
関係がわからないという点や、外部時刻の再設定が為さ
れた場合に再設定前後の外部時刻の差が実際の時間差を
表わさないという点などが課題となっていた。

本発明は、以上のような課題に鑑み、複数の外部時刻を
同時に管理でき、それぞれの外部時刻の間の相対的な前
後関係や、再設定の有無にかかわらず任意の時点の時間
差も管理できる時刻管理装置を提供することを目的とし
たものである。

課題を解決するための手段 本発明は、上記目的を達成するため、基準時刻を計時す
る計時手段と、複数の外部時刻と前記計時手段により得
た基準時刻との複数の時差を算出しその際の基準時刻と
ともに記憶する時差管理手段と、前記計時手段により得
た基準時刻を記憶する記憶手段と、前記時差管理手段に
より得た基準時刻と前記記憶手段により得た基準時刻と
に基づいて前記時差管理手段により得た複数の時差を出
力するか否かを選択しさらにその選択結果も出力する時
差選択手段と、前記記憶手段により得た基準時刻と前記
時差選択手段により得た複数の時差とに基づき複数の外
部時刻を求める時刻算出手段と、前記時差選択手段によ
り得た選択結果に基づき前記時差管理手段と前記記憶手
段とに制御信号をおぐる制御手段とを設けたものである
。

作用 本発明は上記構成により、外部から入力される複数の外
部時刻と計時手段により得られる基準時刻との複数の時
差及びその際の基準時刻（時差算出時基準時刻）の組合
せを時差管理手段により管理し、時刻の記憶に当たって
は基準時刻を用い、記憶された基準時刻と複数の時差に
対する時差算出時基準時刻の前後関係からその複数の時
差が基準時刻の示す時点の時差゛であったかを判別し、
記憶された基準時刻とその時点での時差であったと判別
された複数の時差とに基づいて外部時刻を求める時刻算
出手段を設けることにより、複数の外部時刻を同時に管
理し、かつそれぞれの外部時刻の相対的な前後関係を表
わし、外部時刻の再設定の有無にかかわらず任意の時点
の時間差を表わすことのできる基準時刻も得られるよう
にしたものである。

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。

第１図は、本発明の基本的構成を示す機能ブロック図で
ある。

第１図において、１は複数の外部時刻を表わす情報が供
給される入力端子、３は刻々の基準時刻を表わす情報を
供給する計時手段、５は複数の外部時刻それぞれと基準
時刻の間の時差を算出し、その際の時差算出時基準時Ｍ
とともに記憶する時差管理手段、９は基準時刻を記憶す
る記憶手段、１１は基準時刻を表わす情報が出力される
出力端子、１２は基準時刻と時差算出時基準時刻の前後
関係が正しい場合に対応する複数の時差を出力する時差
選択手段、１５は基準時刻および複数の時差に基づいて
複数の外部時刻を算出する時刻算出手段、１７は時差管
理手段５と記憶手段９に制御信号を送る制御手段、２０
は複数の外部時刻を表わす情報が出力される出力端子で
ある。

上記構成において以下その動作について説明する。

まず、入力端子１からは、複数の外部時刻情報２が供給
され、時差管理手段５に送られる。時差手段５には一方
で計時手段３から刻々の基準時間を表わす情報４が送ら
れており、これと複数の外部時刻情報２とに基づいてそ
れぞれの外部時刻と基準時刻の間の時差が求められ、こ
れらとその際の時差算出時基準時刻とを組合せとして保
持する。

この組合せは、入力端子１からの外部時刻情報２が再設
定されるとと求められ、それ以前の組合せとともに保持
される。時差管理手段５では制御手段１７からの制御信
号１８に基づいて、保持している複数の時差と時差算出
時基準時刻との組合せのうち１つを選び出し、その複数
の時差情報６、時差算出時基準時刻情報７、及びその組
合せの次に古い組合せに関する時差算出時基準時刻情報
８を時差選択手段１２に供給する。

一方、記憶手段９においては計時手段３から刻々の基準
時刻を表わす情報４が送られており、記憶の必要が生じ
た場合にその基準時刻が記憶される。（例えば、通信機
器の通信に関する時刻管理に本発明を用いる場合なら、
通信がなされた時点などがこの場合に相当する。）この
記憶された基準時刻は随時読み出されて基準時刻情報１
０として出力端子１１より外部に出力されるとともに、
時差選択手段１２、時刻算出手段１５に供給される。

時差選択手段１２ではこの基準時刻情報１０（時刻Ｔと
する）と、時差管理手段５から供給される時差算出時基
準時刻情報７．８（時刻Ｔａ、′）とする）との前後関
係に関して、 Ｔａ≦”ｌ’　＜　Ｔｂ　　　　　　　　　　　・−・
−（１）が成り立つか否かを判断する（ただし、時刻の
値が小さいほど古い時点を示すものとする）。成シ立つ
場合には、時差管理手段５から供給される複数の時差情
報６を複数の時差情報１３として時刻算出手段１５に供
給する。また、第（１）式の判別結果情報１４は制御手
段１７にフィードバックされ、制御手段１７ではこれに
基づいて制御信号１８を時差管理手段５に送り、次に古
い組合せに関する複数の時差情報６、時差算出時基準時
刻情報７．８の出力を指令する。なお、制御手段１７は
さらに、記憶手段９に制御信号１９を送り、基準時刻情
報の記憶・出力を制御することも行なう。

時刻算出手段１５では時差選択手段１２から供給される
複数の時差情報１３と、記憶手段９から供給される基準
時刻情報１０とに基づいてそれぞれの時差に対応する外
部時刻を求め、外部時刻情報１６として出力端子２０か
ら出力する。

なお、上記構成の時差管理手段５における時差算出の算
式は、第（２）式による（基準時刻をＴ、外部時刻をＴ
、、時差をＴｄとする）。

Ｔｄ　＝　Ｔｏ　−Ｔ　　　　　　　　　　　−−（２
）また、時刻算出手段１５における外部時刻算出の算式
は、第（３）による（基準時刻をＴ１外部時刻をＴｏ’
、時差をＴｄとする）。

ＴｏＰ＝　Ｔ　＋　Ｔｄ　　　　　　　　　　−−（３
）次に、第２図は、本発明の一実施例における時刻管理
装置の構成を示すブロック結線図である。

同図では２つの外部時刻を管理する場合の構成を示して
いる。

第２図において、ＩＡ、ＩＢはそれぞれ外部時刻を表わ
す信号が供給される入力端子である。３は刻々の基準時
刻を表わす信号を供給する計時手段で、タイマ２１によ
り構成される。５は２つの外部時刻それぞれと基準時刻
との時差を算出し、その際の時差算出時基準時刻ととも
に記憶する時差管理手段で、減算器２２Ａ、２２Ｂ、ア
ドレス信号生成部２４、メモリ２６から構成される。９
は基準時刻を記憶する記憶手段で、アドレス信号生成部
２７、メモリ２９から構成される。１１は基準時刻を表
わす信号が出力される出力端子である。１２は基準時刻
と時差算出基準時刻の前後関係が正しい場合に対応する
２つの時差を出力する時差選択手段で、比較回路３０、
スリースティトバッファ３１Ａ、３１Ｂから構成される
。１５は基準時刻および２つの時差に基づいて２つの外
部時刻を算出する時刻算出手段で、加算器３２Ａ、３２
Ｂより構成される。１７は時差管理手段５と記憶手段９
に制御信号を送る制御手段で、制御回路３３から構成さ
れる。２０Ａ、２０Ｂはそれぞれ外部時刻を表わす信号
が出力される出力端子である。

上記構成において、以下その動作について説明する。

まず、入力端子ＩＡ、ＩＢからは、それぞれ外部時刻を
表わす信号２Ａ、２Ｂが供給され、時差部時刻を表わす
信号２Ａ、２Ｂが供給され、時差管理手段５内の減算器
２２Ａ、２２Ｂに送られる。減算器２２Ａ、２２Ｂには
一方で計時手段３内のタイマ２１から刻々の基準時刻を
表わす信号４が送られており、これと外部時刻を表わす
信号２Ａ、２Ｂとに基づいてそれぞれの外部時刻と基準
時刻の間の時差が求められる。これらの時差を表わす信
号２３Ａ、２３Ｂは、時差算出時基準時刻と組合せて、
それ以前の組合せとともにメモリ２６で保持される。

これらの情報のメモリ２６への書き込み・読み出しは、
制御手段１７内の制御回路３３から送られる制御信号１
８およびその制御信号１８に基づいてアドレス信号生成
部２４から送られるアドレス信号２５により制御される
。読みだしに関しては、制御信号１８およびアドレス信
号２５に基づいて、保持している２つの時差と時差算出
時基準時刻との組合せのうち１つを取り出し、その２つ
の時差を表わす信号６Ａ、６Ｂ、時差算出時基準時刻を
表わす信号７、およびその組合せの次に古い組合せに関
する時差算出時基準時刻を表わす信号８を、時差選択手
段１２内のスリースティトバッファ３１Ａ、３１Ｂ、比
較回路３０に供給する。

一方、記憶手段９においては、計時手段３内のタイマ２
１から刻々の基準時刻を表わす信号４が送られておシ、
記憶の必要が生じた場合に、制御手段１７内の制御回路
３３から送られる制御信号１９およびその制御信号１９
に基づいてアドレス信号生成部２７から送られるアドレ
ス信号２８に基づいて、メモリ２９にその基準時刻が記
憶される。この記憶された基準時刻は、随時、同じく制
御信号１９、アドレス信号２８に基づいて読み出され、
基準時刻を表わす信号１０として出力端子１１より外部
に出力されるとともに、時差選択手段内の比較回路３０
、時刻算出手段１５内の加算器３２Ａ、３２Ｂに供給さ
れる。

時差選択手段１２では、比較回路３０において、この基
準時刻を表わす信号１０（時刻Ｔとする）ど、時差管理
手段５内のメモリ２６から供給される時差算出時基準時
刻を表わす信号７．８（時刻Ｔａ、Ｔｂとする）との前
後関係に関して第（１）式が成り立つか否かを判断し、
成り立つ場合には出力Ｈを、成り立たない場合は出力り
を、スリースティトバッファ３１Ａ、３１Ｂに供給する
とともに、制御手段１７内の制御回路３３にフィードバ
ックする。比較回路３０から制御回路３３にフィードバ
ックされた結果出力１４がＬの場合には、制御回路３３
は制御信号１８により、時差管理手段５に対し、次に古
い組合せに関する２つの時差を表わす信号６Ａ、６Ｂ、
時差算出時基準時刻を表わす信号７．８の出力を指示す
る。以上は、比較回路３０の出力結果がＨになるまで繰
り返される。スリースティトバッファ３１Ａ、３１Ｂで
は、比較回路３０からの結果出力１４がＨの場合に限り
、時差管理手段５内のメモリ２６から供給される２つの
時差を表わす信号６Ａ、６Ｂを通過させ、時差を表わす
信号１３Ａ、１３Ｂとして時刻算出手段１５内の加算器
３２Ａ、３２Ｂに供給する。

時刻算出手段１５内の加算器３２Ａ、３２Ｂでは、記憶
手段９内のメモリ２９から供給される基準時刻を表わす
信号１０と、スリースティトバッファ３１Ａ１３１Ｂか
ら供給される時差を表わす信号１３Ａ、１３Ｂとに基づ
いて、それぞれの時差に対応する外部時刻を求め、外部
時刻を表わす信号１６Ａ、１６Ｂとして出力端子２０Ａ
、２０Ｂから出力する。

なお、本実施例では、２つの外部時刻を管理する場合の
構成について説明を行なったが、減算器２２（Ａ〜）、
スリースティトバッファ３１（Ａ〜）、加算器３２（Ａ
〜）を、管理する外部時刻の数と同数設けた構成とすれ
ば、３つ以上の外部時刻についても管理することができ
る。

以上のように本実施例によれば、基準時刻と外部時刻の
間の時差を算出しその際の時差算出時基準時刻とともに
記憶する時差管理手段５と、いくつかの時差の中から適
したものを選択する時差選択手段１２と、時差と基準時
刻とから外部時刻を算出する時刻算出手段１０とを設け
ることにより、複数の外部時刻を同時に管理し、かつそ
れぞれの外部時刻の相対的な前後関係を表わし、外部時
刻の再設定の有無にかかわらず任意の時点の時間差を表
わすことのできる、基準時刻も得ることができる。

なお、第２図により説明した実施例においては、時差管
理手段５、記憶手段９、時差選択手段１２、時刻算出手
段１５、および制御手段１７をディジタル回路により構
成する場合を示したが、これらをＣＰＵ、ＲＯＭ、ＲＡ
Ｍなどからなるマイクロコンピュータシステムを用いて
構成してもよい。

発明の効果 以上のように本発明は、複数の外部時刻を記憶する際に
、基準時刻を用いて記憶し、各外部時刻設定時の基準時
刻と時差を関係づけて管理する構成とすることにより、
外部時刻の再設定があった場合を含めて、複数の外部時
刻を同時に管理でき、それらの相対的な前後関係や任意
の時点の時間差も得ることができるので、その効果は大
きい。

【図面の簡単な説明】

第１図は本発明の基本的構成を示す時刻管理装置の機能
ブロック図、第２図は本発明の一実施例における時刻管
理装置のブロック結線図、第３図は従来の時刻管理装置
の基本的構成を示す機能ブロック図である。 ３・・・時計手段、５・・・時差管理手段、９・・・記
憶手段、１２・・・時差選択手段、 制御手段。

Claims (1)

【特許請求の範囲】
1. 基準時刻を計時する計時手段と、複数の外部時刻と前記
   計時手段により得た基準時刻との複数の時差を算出しそ
   の際の基準時刻とともに記憶する時差管理手段と、前記
   計時手段により得た基準時刻を記憶する記憶手段と、前
   記時差管理手段により得た基準時刻と前記記憶手段によ
   り得た基準時刻とに基づいて前記時差管理手段により得
   た複数の時差を出力するか否かを選択しさらにその選択
   結果も出力する時差選択手段と、前記記憶手段により得
   た基準時刻と前記時差選択手段により得た複数の時差と
   に基づき複数の外部時刻を求める時刻算出手段と、前記
   時差選択手段により得た選択結果に基づき前記時差管理
   手段と前記記憶手段とに制御信号を送る制御手段とを具
   備する時刻管理装置。