JPH0244143B2 - Handotaisochinoseizohoho - Google Patents
HandotaisochinoseizohohoInfo
- Publication number
- JPH0244143B2 JPH0244143B2 JP19140685A JP19140685A JPH0244143B2 JP H0244143 B2 JPH0244143 B2 JP H0244143B2 JP 19140685 A JP19140685 A JP 19140685A JP 19140685 A JP19140685 A JP 19140685A JP H0244143 B2 JPH0244143 B2 JP H0244143B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- semiconductor device
- manufacturing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関するもの
で、特に層間絶縁膜の形成に関する。
で、特に層間絶縁膜の形成に関する。
半導体装置の高集積化に伴い素子形成後の配線
は一層のみでは足りず多層配線が通常用いられ
る。
は一層のみでは足りず多層配線が通常用いられ
る。
この多層配線は第２図の工程別素子断面図に示
されるようにまず素子形成後の半導体基板１上に
第１層目のアルミニウ配線層２をアルミニウムの
蒸着およびエツチングによるパターニングで形成
し、その周囲に200〜250℃の比較的低温でプラズ
マCVD法により厚さ約3000Åのシリコン酸化膜
３を形成する（第２図ａ）。
されるようにまず素子形成後の半導体基板１上に
第１層目のアルミニウ配線層２をアルミニウムの
蒸着およびエツチングによるパターニングで形成
し、その周囲に200〜250℃の比較的低温でプラズ
マCVD法により厚さ約3000Åのシリコン酸化膜
３を形成する（第２図ａ）。
次にこの上に同様にプラズマCVD法により約
300℃の温度でシリコン酸化膜４を形成し、先に
形成されたシリコン酸化膜３と合わせて約1μｍ
の厚さになるようにする（第２図ｂ）。
300℃の温度でシリコン酸化膜４を形成し、先に
形成されたシリコン酸化膜３と合わせて約1μｍ
の厚さになるようにする（第２図ｂ）。
次にこの上にシリコン窒化膜（Si3N4）５を
CVD法により形成し（第２図ｃ）、さらにこれを
反応性イオンエツチング（RIE）によりエツチバ
ツクすると、平坦化されたシリコン酸化膜４′が
得られる（第２図ｄ）。
CVD法により形成し（第２図ｃ）、さらにこれを
反応性イオンエツチング（RIE）によりエツチバ
ツクすると、平坦化されたシリコン酸化膜４′が
得られる（第２図ｄ）。
次に再度シリコン酸化膜６をプラズマCVD法
で形成し、その上に上層の第２の配線層７をアル
ミニウム蒸着およびフオトエツチングによるパタ
ーニングによつて形成する（第２図ｅ）。
で形成し、その上に上層の第２の配線層７をアル
ミニウム蒸着およびフオトエツチングによるパタ
ーニングによつて形成する（第２図ｅ）。
このように第１の配線１上のシリコン酸化膜を
２段階で形成しているのはヒロツク防止のためで
ある。
２段階で形成しているのはヒロツク防止のためで
ある。
すなわち、アルミニウムの配線層を形成後層間
絶縁のためのシリコン酸化膜を従来行われている
ように300℃前後の比較的高温で形成すると、ア
ルミニウムの結晶再配列に伴い表面に応力集中が
起つて盛り上るヒロツクとよばれる突起が発生
し、第３図に示されるようにヒロツク８はシリコ
ン酸化膜４中を成長して上層に形成されたアルミ
ニウム配線層７に達してシヨートを発生させて歩
留りを低下させ、シヨートに至らない場合にも信
頼性を低下させる。
絶縁のためのシリコン酸化膜を従来行われている
ように300℃前後の比較的高温で形成すると、ア
ルミニウムの結晶再配列に伴い表面に応力集中が
起つて盛り上るヒロツクとよばれる突起が発生
し、第３図に示されるようにヒロツク８はシリコ
ン酸化膜４中を成長して上層に形成されたアルミ
ニウム配線層７に達してシヨートを発生させて歩
留りを低下させ、シヨートに至らない場合にも信
頼性を低下させる。
ヒロツクの発生を抑制するためには応力集中が
生じないように層間絶縁膜の形成温度を低下させ
ればよいが、この場合下層の第１アルミニウム配
線層の段差部での被覆性が悪化し、上層の第２ア
ルミニウム配線層を形成した際に断線を招くとい
う問題があり、また低温で形成した層間絶縁膜は
膜質が良好でなく、絶縁性の低下、エツチングの
不均一性等の欠陥を招く。
生じないように層間絶縁膜の形成温度を低下させ
ればよいが、この場合下層の第１アルミニウム配
線層の段差部での被覆性が悪化し、上層の第２ア
ルミニウム配線層を形成した際に断線を招くとい
う問題があり、また低温で形成した層間絶縁膜は
膜質が良好でなく、絶縁性の低下、エツチングの
不均一性等の欠陥を招く。
ヒロツクの発生を抑制する他の方法としてはア
ルミニウム層の表面にチタン等の高融点金属ある
いはTiSi等の高融点金属珪化物を形成する方法
がある。しかしこの方法ではまず高融点金属層の
形成等、工程が増加する上、エツチングに困難が
伴い、さらにアルミニウム配線側面には高融点金
属等が存在しないことから側面におけるヒロツク
成長を抑えることができず、微細化上の要求に対
しては有効ではない。
ルミニウム層の表面にチタン等の高融点金属ある
いはTiSi等の高融点金属珪化物を形成する方法
がある。しかしこの方法ではまず高融点金属層の
形成等、工程が増加する上、エツチングに困難が
伴い、さらにアルミニウム配線側面には高融点金
属等が存在しないことから側面におけるヒロツク
成長を抑えることができず、微細化上の要求に対
しては有効ではない。
このような観点から最初に述べた方法が採用さ
れるがこの方法にも問題がある。
れるがこの方法にも問題がある。
すなわち、第１のアルミニウム配線層上に形成
されたシリコン酸化膜４を平坦化する際シリコン
酸化膜４の厚さが所期の厚さよりも薄かつたと
き、あるいはRIEによるエツチング量が多すぎた
ときには第４図に示すようにアルミニウム配線層
２の表面が露出してしまう場合がある。この状態
で通常の比較的高温の条件で第２のシリコン酸化
膜を形成すると第３図に示す状態となり、ヒロツ
ク８が発生する。
されたシリコン酸化膜４を平坦化する際シリコン
酸化膜４の厚さが所期の厚さよりも薄かつたと
き、あるいはRIEによるエツチング量が多すぎた
ときには第４図に示すようにアルミニウム配線層
２の表面が露出してしまう場合がある。この状態
で通常の比較的高温の条件で第２のシリコン酸化
膜を形成すると第３図に示す状態となり、ヒロツ
ク８が発生する。
本発明はこのような問題を解決するためなされ
たもので、ヒロツクの発生を有効に防止できる多
層配線を含む半導体装置の製造方法を提供するこ
とを目的とする。
たもので、ヒロツクの発生を有効に防止できる多
層配線を含む半導体装置の製造方法を提供するこ
とを目的とする。
上記目的達成のため、本発明によれば素子形成
後第１の配線層を形成し、その上に第１の層間絶
縁膜を形成してエツチバツクによる平坦化処理を
行なつた後第２の層間絶縁膜をヒロツクの発生し
ない温度範囲およびその後のより高温の温度範囲
の２段階で形成し、さらにその上に第２の配線層
を形成するようにしている。このように第２の層
間絶縁膜を２段階で形成することにより、エツチ
バツク時に第１の配線層表面が露出してもヒロツ
クの発生を有効に防止することができる。
後第１の配線層を形成し、その上に第１の層間絶
縁膜を形成してエツチバツクによる平坦化処理を
行なつた後第２の層間絶縁膜をヒロツクの発生し
ない温度範囲およびその後のより高温の温度範囲
の２段階で形成し、さらにその上に第２の配線層
を形成するようにしている。このように第２の層
間絶縁膜を２段階で形成することにより、エツチ
バツク時に第１の配線層表面が露出してもヒロツ
クの発生を有効に防止することができる。
以下図面を参照しながら本発明の一実施例を詳
細に説明する。
細に説明する。
第１図は本発明にかかる半導体装置の製造方法
を示す工程別断面図であつて、素子形成後の半導
体基板１上に多層配線を形成する様子を示すもの
である。
を示す工程別断面図であつて、素子形成後の半導
体基板１上に多層配線を形成する様子を示すもの
である。
この方法においてはエツチバツク工程までは従
来と同様である。すなわち、素子形成後の半導体
基板１上に第１のアルミニウム配線層２を形成し
てその周囲に厚さ約3000Åのシリコン酸化膜３を
200〜250℃の温度範囲でプラズマCVD法により
形成し（第１図ａ）。その上にシリコン酸化膜４
を約300℃の温度でプラズマCVD法により全体が
約1μｍになるようにし（第１図ｂ）、さらにシリ
コン窒化膜５をCVD法により形成して（第１図
ｃ）、RIE法によりエツチバツクを行うと、平坦
化されたシリコン酸化膜４″が得られる（第１図
ｄ）。このとき、第１層のアルミニウム配線層の
表面には通常はシリコン酸化膜が残存するのであ
るが、ここでは極端な場合として形成されたシリ
コン酸化膜４の厚さが不足であるかRIEによるエ
ツチング量が過大であるための第１層のアルミニ
ウム配線層２の表面が全面的に露出した状態とな
つているものとして以下の説明を行なう。
来と同様である。すなわち、素子形成後の半導体
基板１上に第１のアルミニウム配線層２を形成し
てその周囲に厚さ約3000Åのシリコン酸化膜３を
200〜250℃の温度範囲でプラズマCVD法により
形成し（第１図ａ）。その上にシリコン酸化膜４
を約300℃の温度でプラズマCVD法により全体が
約1μｍになるようにし（第１図ｂ）、さらにシリ
コン窒化膜５をCVD法により形成して（第１図
ｃ）、RIE法によりエツチバツクを行うと、平坦
化されたシリコン酸化膜４″が得られる（第１図
ｄ）。このとき、第１層のアルミニウム配線層の
表面には通常はシリコン酸化膜が残存するのであ
るが、ここでは極端な場合として形成されたシリ
コン酸化膜４の厚さが不足であるかRIEによるエ
ツチング量が過大であるための第１層のアルミニ
ウム配線層２の表面が全面的に露出した状態とな
つているものとして以下の説明を行なう。
この上にシリコン酸化膜１１をプラズマCVD
法を用い、200〜250℃の温度範囲で厚さ約3000Å
に形成する（第１図ｅ）。
法を用い、200〜250℃の温度範囲で厚さ約3000Å
に形成する（第１図ｅ）。
次にこの上に同様にプラズマCVD法により約
300℃の温度でシリコン酸化膜１２を形成し、先
に形成されたシリコン酸化膜１１を含め合計約
1.5μｍの厚さになるようにし、その上にアルミニ
ウムの蒸着およびパターニングにより第２のアル
ミニウム配線層１３が形成される。
300℃の温度でシリコン酸化膜１２を形成し、先
に形成されたシリコン酸化膜１１を含め合計約
1.5μｍの厚さになるようにし、その上にアルミニ
ウムの蒸着およびパターニングにより第２のアル
ミニウム配線層１３が形成される。
このようにエツチバツク後に再度シリコン酸化
膜を形成する際に、始めはヒロツクの発生しにく
い比較的低温で、続いてこれよりも高温で厚く形
成するようにしているので、実施例のように第１
のアルミニウム配線の表面が露出してしまつた場
合等においてもヒロツクが発生しにくくなる。
膜を形成する際に、始めはヒロツクの発生しにく
い比較的低温で、続いてこれよりも高温で厚く形
成するようにしているので、実施例のように第１
のアルミニウム配線の表面が露出してしまつた場
合等においてもヒロツクが発生しにくくなる。
以上の実施例においてはシリコン酸化膜の形成
にあたつて、初期とその後で温度範囲を切換える
ようにしているが、記載した厚さの膜厚が得られ
るような温度上昇曲線を選択して連続的な温度変
化を行うようにしてもよい。
にあたつて、初期とその後で温度範囲を切換える
ようにしているが、記載した厚さの膜厚が得られ
るような温度上昇曲線を選択して連続的な温度変
化を行うようにしてもよい。
また、エツチバツク工程においては、実施例で
はシリコン窒化膜を使用しているが、これに限る
ことなくRIEで酸化膜と同様のエツチングレート
でエツチングされるものであればよく、例えばレ
ジスト等を使用することができる。
はシリコン窒化膜を使用しているが、これに限る
ことなくRIEで酸化膜と同様のエツチングレート
でエツチングされるものであればよく、例えばレ
ジスト等を使用することができる。
なお、上述した温度変化は同一工程内での変化
であり実質的な工程の増加はない。
であり実質的な工程の増加はない。
以上のように本発明によれば層間絶縁膜の平坦
化処理後に形成される層間絶縁膜をヒロツクの発
生しない温度範囲およびその後のより高温の温度
範囲の２段階で形成し、その上に上層の配線層を
設けるようにしているので、平坦化処理時に下層
配線層が露出してもヒロツクの発生を防止しつつ
良好な膜質を有する層間絶縁膜が得られ、歩留り
および信頼性の高い多層配線構造を得ることがで
きる。
化処理後に形成される層間絶縁膜をヒロツクの発
生しない温度範囲およびその後のより高温の温度
範囲の２段階で形成し、その上に上層の配線層を
設けるようにしているので、平坦化処理時に下層
配線層が露出してもヒロツクの発生を防止しつつ
良好な膜質を有する層間絶縁膜が得られ、歩留り
および信頼性の高い多層配線構造を得ることがで
きる。
第１図は本発明の一実施例を示す工程別断面
図、第２図は従来の方法を示す工程別断面図、第
３図および第４図は従来方法の問題点を示す説明
図である。 １……基板、２，７……アルミニウム配線層、
３，６，１１……低温で形成された酸化膜、４，
６，１２……高温で形成された酸化膜。
図、第２図は従来の方法を示す工程別断面図、第
３図および第４図は従来方法の問題点を示す説明
図である。 １……基板、２，７……アルミニウム配線層、
３，６，１１……低温で形成された酸化膜、４，
６，１２……高温で形成された酸化膜。
Claims (1)
- 【特許請求の範囲】 １ 素子形成後の半導体基板上に第１の配線層を
所定のパターンで形成する工程と、 この第１の配線層上に第１の層間絶縁膜を形成
する工程と、 この層間絶縁膜を平坦化処理する工程と、 この上に第２の層間絶縁膜をヒロツクの発生し
ない温度範囲およびその後のより高温の温度範囲
の２段階で形成する工程と、 を備えた半導体装置の製造方法。 ２ 層間絶縁膜がシリコン酸化膜である特許請求
の範囲第１項記載の半導体装置の製造方法。 ３ 層間絶縁膜がプラズマCVD法で形成される
特許請求の範囲第２項記載の半導体装置の製造方
法。 ４ 第１の層間絶縁膜がヒロツクの発生しない温
度範囲およびその後のより高温の温度範囲の２段
階で形成される特許請求の範囲第３項記載の半導
体装置の製造方法。 ５ 平坦化処理が反応性イオンエツチングによる
エツチバツクにより行われる特許請求の範囲第１
項記載の半導体装置の製造方法。 ６ 第１および第２の配線層がパターニングされ
たアルミニウム層である特許請求の範囲第１項記
載の半導体装置の製造方法。 ７ 第２の層間絶縁膜の形成が連続的な温度上昇
下で行われる特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19140685A JPH0244143B2 (ja) | 1985-08-30 | 1985-08-30 | Handotaisochinoseizohoho |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19140685A JPH0244143B2 (ja) | 1985-08-30 | 1985-08-30 | Handotaisochinoseizohoho |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251243A JPS6251243A (ja) | 1987-03-05 |
| JPH0244143B2 true JPH0244143B2 (ja) | 1990-10-02 |
Family
ID=16274071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19140685A Expired - Lifetime JPH0244143B2 (ja) | 1985-08-30 | 1985-08-30 | Handotaisochinoseizohoho |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244143B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910003742B1 (ko) * | 1986-09-09 | 1991-06-10 | 세미콘덕터 에너지 라보라터리 캄파니 리미티드 | Cvd장치 |
| JPH02106968A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
-
1985
- 1985-08-30 JP JP19140685A patent/JPH0244143B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251243A (ja) | 1987-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563940B2 (ja) | ||
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JP2896978B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP2827690B2 (ja) | 半導体装置の製造方法 | |
| KR100223284B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| JPS5884447A (ja) | 素子間配線接続方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS6127658A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |