JPH05226475A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05226475A JPH05226475A JP2514292A JP2514292A JPH05226475A JP H05226475 A JPH05226475 A JP H05226475A JP 2514292 A JP2514292 A JP 2514292A JP 2514292 A JP2514292 A JP 2514292A JP H05226475 A JPH05226475 A JP H05226475A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- contact
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 複数層の積層配線層を有する半導体装置にお
ける良好で安定したコンタクト孔部の製造方法を提供す
る。 【構成】 連接する第１および第２の層間絶縁膜４，６
によって離隔されている第１と第３の配線層３，７間を
コンタクトにより直接接続する場合、第１の層間絶縁膜
４に第１と第３の配線層３，７間の接続のためのみのダ
ミーコンタクト孔９を形成し、第２の配線層と同時にダ
ミー配線層８を形成する。 【効果】 コンタクト孔間のアスペクト比の差異に起因
するコンタクト孔形成時におけるオーバーエッチングお
よびコンタクト孔内での導電層の断線を防止できる。
ける良好で安定したコンタクト孔部の製造方法を提供す
る。 【構成】 連接する第１および第２の層間絶縁膜４，６
によって離隔されている第１と第３の配線層３，７間を
コンタクトにより直接接続する場合、第１の層間絶縁膜
４に第１と第３の配線層３，７間の接続のためのみのダ
ミーコンタクト孔９を形成し、第２の配線層と同時にダ
ミー配線層８を形成する。 【効果】 コンタクト孔間のアスペクト比の差異に起因
するコンタクト孔形成時におけるオーバーエッチングお
よびコンタクト孔内での導電層の断線を防止できる。
Description
【０００１】
【産業上の利用分野】この発明は、三層以上の配線層を
有する半導体装置の製造方法に関するものである。
有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化、高機能化の傾
向はとどまる所を知らず、これを実現するためにパター
ンの微細化が進められるとともに、ＬＳＩを構成する配
線層数も増加の一途をたどってきている。このような多
層構造をもつデバイスでは当然ながら表面の段差が大き
く、種々の不良の原因となっており、このような段差を
低減するために種々の改良がなされてきている。
向はとどまる所を知らず、これを実現するためにパター
ンの微細化が進められるとともに、ＬＳＩを構成する配
線層数も増加の一途をたどってきている。このような多
層構造をもつデバイスでは当然ながら表面の段差が大き
く、種々の不良の原因となっており、このような段差を
低減するために種々の改良がなされてきている。
【０００３】図４は従来の半導体装置におけるコンタク
ト孔部の構造を示す断面図である。図において、１は半
導体素子が形成されている半導体基板、２は半導体基板
１上に形成されたシリコン酸化膜よりなる下地絶縁膜、
３は下地絶縁膜２上に形成された導電層であるアルミ膜
よりなる第１の配線層、４は第１の配線層３上に形成さ
れたシリコン酸化膜よりなる第１の層間絶縁膜、５は第
１の層間絶縁膜４上に形成されたアルミ膜よりなる第２
の配線層、６は第２の配線層５上に形成されたシリコン
酸化膜よりなる第２の層間絶縁膜、７はアルミ膜よりな
る第３の配線層、１０は第２の配線層５上の第２の層間
絶縁膜６に設けられた第３の配線層７のためのコンタク
ト孔、１１は第１の配線層３上の第１および第２の層間
絶縁膜４，６に渡って設けられた第３の配線層７のため
のコンタクト孔である。
ト孔部の構造を示す断面図である。図において、１は半
導体素子が形成されている半導体基板、２は半導体基板
１上に形成されたシリコン酸化膜よりなる下地絶縁膜、
３は下地絶縁膜２上に形成された導電層であるアルミ膜
よりなる第１の配線層、４は第１の配線層３上に形成さ
れたシリコン酸化膜よりなる第１の層間絶縁膜、５は第
１の層間絶縁膜４上に形成されたアルミ膜よりなる第２
の配線層、６は第２の配線層５上に形成されたシリコン
酸化膜よりなる第２の層間絶縁膜、７はアルミ膜よりな
る第３の配線層、１０は第２の配線層５上の第２の層間
絶縁膜６に設けられた第３の配線層７のためのコンタク
ト孔、１１は第１の配線層３上の第１および第２の層間
絶縁膜４，６に渡って設けられた第３の配線層７のため
のコンタクト孔である。
【０００４】次に、以上のようにして構成される半導体
装置のコンタクト孔部の製造方法を図５（ａ）〜（ｄ）
に従って順次説明する。まず、所定処理を施して半導体
基板１に半導体素子を形成する（図示なし）。その後、
半導体基板１上にＣＶＤ法等によりシリコン酸化膜を形
成し、下地絶縁膜２とする。この下地絶縁膜２上にスパ
ッタ法等によりアルミ膜を形成し、写真製版およびエッ
チング法等によって第１の配線層３を形成する。この第
１の配線層３と半導体素子とは下地絶縁膜２に設けられ
たコンタクト孔（図示なし）を介して接続されている
（図５（ａ））。次に、全面にＣＶＤ法等によりシリコ
ン酸化膜を形成し、第１の層間絶縁膜４とする（図５
（ｂ））。次に、スパッタ法等によりアルミ膜を形成
し、写真製版およびエッチング法等によって第２の配線
層５を形成する。この第２の配線層５と第１の配線層３
とは第１の層間絶縁膜４に設けられたコンタクト孔（図
示なし）を介して接続されている。（図５（ｃ））。次
に、全面にＣＶＤ法等によりシリコン酸化膜を形成し、
第２の層間絶縁膜６とする（図５（ｄ））。次に、第２
の配線層５上の第２の層間絶縁膜６にコンタクト孔１０
を、また第１の配線層３上の第１の層間絶縁膜４と第２
の層間絶縁膜６に渡ってコンタクト孔１１を、写真製版
およびエッチング法等によって、同時に形成する（図５
（ｅ））。その後、図４に示すようにスパッタ法等によ
り全面にアルミ膜を形成し、写真製版およびエッチング
法等によって第３の配線層７を形成する。
装置のコンタクト孔部の製造方法を図５（ａ）〜（ｄ）
に従って順次説明する。まず、所定処理を施して半導体
基板１に半導体素子を形成する（図示なし）。その後、
半導体基板１上にＣＶＤ法等によりシリコン酸化膜を形
成し、下地絶縁膜２とする。この下地絶縁膜２上にスパ
ッタ法等によりアルミ膜を形成し、写真製版およびエッ
チング法等によって第１の配線層３を形成する。この第
１の配線層３と半導体素子とは下地絶縁膜２に設けられ
たコンタクト孔（図示なし）を介して接続されている
（図５（ａ））。次に、全面にＣＶＤ法等によりシリコ
ン酸化膜を形成し、第１の層間絶縁膜４とする（図５
（ｂ））。次に、スパッタ法等によりアルミ膜を形成
し、写真製版およびエッチング法等によって第２の配線
層５を形成する。この第２の配線層５と第１の配線層３
とは第１の層間絶縁膜４に設けられたコンタクト孔（図
示なし）を介して接続されている。（図５（ｃ））。次
に、全面にＣＶＤ法等によりシリコン酸化膜を形成し、
第２の層間絶縁膜６とする（図５（ｄ））。次に、第２
の配線層５上の第２の層間絶縁膜６にコンタクト孔１０
を、また第１の配線層３上の第１の層間絶縁膜４と第２
の層間絶縁膜６に渡ってコンタクト孔１１を、写真製版
およびエッチング法等によって、同時に形成する（図５
（ｅ））。その後、図４に示すようにスパッタ法等によ
り全面にアルミ膜を形成し、写真製版およびエッチング
法等によって第３の配線層７を形成する。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、図４に示すように第３
の配線層７と第１の配線層３および第２の配線層５とを
電気的に接続するために層間絶縁膜４，６にコンタクト
孔１０，１１を設ける際、第１の配線層３上の層間絶縁
膜は第１の層間絶縁膜４と第２の層間絶縁膜６との２層
よりなり、第２の配線層５上の層間絶縁膜は第２の層間
絶縁膜６よりなるため、第１の配線層３上の層間絶縁膜
厚は第２の配線層５上の層間絶縁膜厚より厚くなる。そ
のため、第１の配線層３上のコンタクト孔１１と第２の
配線層５上のコンタクト孔１０におけるアスペクト比
（コンタクト孔における開口幅に対する深さの比）を比
べると、第１の配線層３上のコンタクト孔１１の方が大
きくなる。これらのことから、第３の配線層７の形成時
にはコンタクト孔１１内で断線がおこりやすい。また、
２つのコンタクト孔１０，１１は同工程を経て形成され
るため、第２の配線層５上のコンタクト孔１０はコンタ
クト孔１１の形成時にオーバーエッチングされることに
なり、特性の良い半導体装置が得られないといった問題
点があった。
上のように構成されているので、図４に示すように第３
の配線層７と第１の配線層３および第２の配線層５とを
電気的に接続するために層間絶縁膜４，６にコンタクト
孔１０，１１を設ける際、第１の配線層３上の層間絶縁
膜は第１の層間絶縁膜４と第２の層間絶縁膜６との２層
よりなり、第２の配線層５上の層間絶縁膜は第２の層間
絶縁膜６よりなるため、第１の配線層３上の層間絶縁膜
厚は第２の配線層５上の層間絶縁膜厚より厚くなる。そ
のため、第１の配線層３上のコンタクト孔１１と第２の
配線層５上のコンタクト孔１０におけるアスペクト比
（コンタクト孔における開口幅に対する深さの比）を比
べると、第１の配線層３上のコンタクト孔１１の方が大
きくなる。これらのことから、第３の配線層７の形成時
にはコンタクト孔１１内で断線がおこりやすい。また、
２つのコンタクト孔１０，１１は同工程を経て形成され
るため、第２の配線層５上のコンタクト孔１０はコンタ
クト孔１１の形成時にオーバーエッチングされることに
なり、特性の良い半導体装置が得られないといった問題
点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので良好でかつ安定した電気的接続を
得ることのできる３層以上の積層配線層を有する半導体
装置の製造方法を提供することを目的とする。
ためになされたもので良好でかつ安定した電気的接続を
得ることのできる３層以上の積層配線層を有する半導体
装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、連接する複数の絶縁膜が介在して互い
に離隔する導電層間をコンタクトにより直接接続する場
合、当該複数絶縁膜の各絶縁膜１層毎にコンタクト孔を
形成して当該各絶縁膜の上部に接する各導電層と同時に
上記直接接続のためのみのダミーコンタクトを形成し、
これら各ダミーコンタクトを順次接続して上記離隔導電
層間を電気的に接続するようにしたものである。
置の製造方法は、連接する複数の絶縁膜が介在して互い
に離隔する導電層間をコンタクトにより直接接続する場
合、当該複数絶縁膜の各絶縁膜１層毎にコンタクト孔を
形成して当該各絶縁膜の上部に接する各導電層と同時に
上記直接接続のためのみのダミーコンタクトを形成し、
これら各ダミーコンタクトを順次接続して上記離隔導電
層間を電気的に接続するようにしたものである。
【０００８】
【作用】この発明の半導体装置の製造方法においては、
連接する複数の絶縁膜が介在して互いに離隔する導電層
間をコンタクトにより直接接続する場合、当該複数絶縁
膜の各絶縁膜１層毎にコンタクト孔を形成して当該各絶
縁膜の上部に接する各導電層と同時に上記直接接続のた
めのみのダミーコンタクトを形成し、これら各ダミーコ
ンタクトを順次接続して上記離隔導電層間を電気的に接
続するようにしたので同時に形成するコンタクト孔は常
にアスペクト比の等しいもとなる。したがって、アスペ
クト比の異なるコンタクト孔を同時に形成することによ
って生ずるオーバーエッチングや、さらにコンタクト孔
内のコンタクトの断線を防止することが出来る。
連接する複数の絶縁膜が介在して互いに離隔する導電層
間をコンタクトにより直接接続する場合、当該複数絶縁
膜の各絶縁膜１層毎にコンタクト孔を形成して当該各絶
縁膜の上部に接する各導電層と同時に上記直接接続のた
めのみのダミーコンタクトを形成し、これら各ダミーコ
ンタクトを順次接続して上記離隔導電層間を電気的に接
続するようにしたので同時に形成するコンタクト孔は常
にアスペクト比の等しいもとなる。したがって、アスペ
クト比の異なるコンタクト孔を同時に形成することによ
って生ずるオーバーエッチングや、さらにコンタクト孔
内のコンタクトの断線を防止することが出来る。
【０００９】
【実施例】実施例１ 以下、この発明の一実施例を図を用いて説明する。な
お、従来の技術の説明と重複する部分については適宜そ
の説明を省略する。
お、従来の技術の説明と重複する部分については適宜そ
の説明を省略する。
【００１０】図１はこの発明の一実施例の半導体装置の
コンタクト孔部の構造を示す断面図であり、図において
１〜７は従来例におけるものと同等のものである。８は
第１の配線層３上に形成され、第２の配線層と同時に形
成されるアルミ膜よりなるダミー配線層であり、第１の
配線層３と第３の配線層７とを接続するためにのみ用い
られる中継配線層である。
コンタクト孔部の構造を示す断面図であり、図において
１〜７は従来例におけるものと同等のものである。８は
第１の配線層３上に形成され、第２の配線層と同時に形
成されるアルミ膜よりなるダミー配線層であり、第１の
配線層３と第３の配線層７とを接続するためにのみ用い
られる中継配線層である。
【００１１】図２は図１の半導体装置の製造工程を示す
断面図である。この図２（ａ），（ｂ）に示す工程は従
来例の図５（ａ），（ｂ）に示す工程と同じであり、そ
の詳細な説明は省略する。
断面図である。この図２（ａ），（ｂ）に示す工程は従
来例の図５（ａ），（ｂ）に示す工程と同じであり、そ
の詳細な説明は省略する。
【００１２】次に、第１の層間絶縁膜４の第１の配線層
３上にあたる領域部に少なくとも２個のコンタクト孔９
を充分な近さに並べて形成する。このコンタクト孔９
は、第１の配線層３と第３の配線層７とを接続するため
にのみ用いられるダミー配線層８用である（図１
（ｃ））。次に、スパッタ法等によりアルミ膜を形成
し、写真製版およびエッチング法等によって第２の配線
層５およびダミー配線層８を形成する。この第２の配線
層５と第１の配線層３とは第１の層間絶縁膜４に設けら
れたコンタクト孔（図示なし）を介して接続されている
（図２（ｄ））。次に、全面にＣＶＤ法等によりシリコ
ン酸化膜を形成し、第２の層間絶縁膜６とする（図２
（ｅ））。次に、第２の配線層５上とダミー配線層８上
の第２の層間絶縁膜６にコンタクト孔１０，１２を形成
する（図２（ｆ））。その後、図１に示すようにスパッ
タ法等によりアルミ膜を形成し、写真製版およびエッチ
ング法等によって第３の配線層７を形成する。
３上にあたる領域部に少なくとも２個のコンタクト孔９
を充分な近さに並べて形成する。このコンタクト孔９
は、第１の配線層３と第３の配線層７とを接続するため
にのみ用いられるダミー配線層８用である（図１
（ｃ））。次に、スパッタ法等によりアルミ膜を形成
し、写真製版およびエッチング法等によって第２の配線
層５およびダミー配線層８を形成する。この第２の配線
層５と第１の配線層３とは第１の層間絶縁膜４に設けら
れたコンタクト孔（図示なし）を介して接続されている
（図２（ｄ））。次に、全面にＣＶＤ法等によりシリコ
ン酸化膜を形成し、第２の層間絶縁膜６とする（図２
（ｅ））。次に、第２の配線層５上とダミー配線層８上
の第２の層間絶縁膜６にコンタクト孔１０，１２を形成
する（図２（ｆ））。その後、図１に示すようにスパッ
タ法等によりアルミ膜を形成し、写真製版およびエッチ
ング法等によって第３の配線層７を形成する。
【００１３】このとき、この発明によるコンタクト孔１
２のアスペクト比は図４に示した従来のコンタクト孔１
１よりも小さくなり、かつ同時に形成するコンタクト孔
１０のアスペクト比と等しくなるので、コンタクト孔内
での断線を防止でき、同時に形成するコンタクト孔１０
のオーバーエッチングも防止できるので良好なコンタク
ト孔の形成が出来、特性の良い半導体装置の製造方法が
得られる。
２のアスペクト比は図４に示した従来のコンタクト孔１
１よりも小さくなり、かつ同時に形成するコンタクト孔
１０のアスペクト比と等しくなるので、コンタクト孔内
での断線を防止でき、同時に形成するコンタクト孔１０
のオーバーエッチングも防止できるので良好なコンタク
ト孔の形成が出来、特性の良い半導体装置の製造方法が
得られる。
【００１４】実施例２ 上記実施例１ではダミー配線層８用のコンタクト孔９を
少なくとも２個形成した場合を示したが図３に示すよう
にコンタクト孔９が１個の場合でもダミー配線層８を形
成でき、上記実施例１と同様の効果を奏する。
少なくとも２個形成した場合を示したが図３に示すよう
にコンタクト孔９が１個の場合でもダミー配線層８を形
成でき、上記実施例１と同様の効果を奏する。
【００１５】実施例３ また、上記実施例１ではダミー配線層８用のコンタクト
孔９を少なくとも２個形成した場合を示したが、このコ
ンタクト孔９の形状をドーナツ状としても、上記実施例
１と同様の効果を奏する。
孔９を少なくとも２個形成した場合を示したが、このコ
ンタクト孔９の形状をドーナツ状としても、上記実施例
１と同様の効果を奏する。
【００１６】実施例４ 上記実施例１，２，３では配線層としてアルミ膜を用い
た場合を示したがアルミ合金でもよい。また、層間絶縁
膜としてシリコン酸化膜を用いた場合を示したがシリコ
ン窒化膜等他の絶縁膜であっても良い。上記いずれの場
合であっても上記実施例と同様の効果を奏する。
た場合を示したがアルミ合金でもよい。また、層間絶縁
膜としてシリコン酸化膜を用いた場合を示したがシリコ
ン窒化膜等他の絶縁膜であっても良い。上記いずれの場
合であっても上記実施例と同様の効果を奏する。
【００１７】実施例５ 上記実施例１では２層の層間絶縁膜にわたってコンタク
トを設ける場合を示したが、これが３層以上の場合も同
様にしてダミー配線層を順次積み重ねて接続することに
よって上記実施例１と同様の効果を奏する。
トを設ける場合を示したが、これが３層以上の場合も同
様にしてダミー配線層を順次積み重ねて接続することに
よって上記実施例１と同様の効果を奏する。
【００１８】更に、半導体基板１上に形成された半導体
素子およびその上に形成された下地絶縁膜を請求の範囲
でいうそれぞれ導電層および絶縁膜の対象に含めてこの
発明を適用することもできる。
素子およびその上に形成された下地絶縁膜を請求の範囲
でいうそれぞれ導電層および絶縁膜の対象に含めてこの
発明を適用することもできる。
【００１９】
【発明の効果】以上のようにこの発明では、連接する複
数の絶縁膜が介在して互いに離隔する導電層間をコンタ
クトにより直接接続する場合、当該複数絶縁膜の各絶縁
膜１層毎にコンタクト孔を形成して当該各絶縁膜の上部
に接する各導電層と同時に上記直接接続のためのみのダ
ミーコンタクトを形成し、これら各ダミーコンタクトを
順次接続して上記離隔導電層間を電気的に接続するよう
にしたのでコンタクト孔間のアスペクト比の差異に起因
するコンタクト孔形成時におけるオーバーエッチングお
よびコンタクト孔内での導電層の断線を防止でき、良好
でかつ安定した電気特性を有する半導体装置の製造方法
が得られるという効果がある。
数の絶縁膜が介在して互いに離隔する導電層間をコンタ
クトにより直接接続する場合、当該複数絶縁膜の各絶縁
膜１層毎にコンタクト孔を形成して当該各絶縁膜の上部
に接する各導電層と同時に上記直接接続のためのみのダ
ミーコンタクトを形成し、これら各ダミーコンタクトを
順次接続して上記離隔導電層間を電気的に接続するよう
にしたのでコンタクト孔間のアスペクト比の差異に起因
するコンタクト孔形成時におけるオーバーエッチングお
よびコンタクト孔内での導電層の断線を防止でき、良好
でかつ安定した電気特性を有する半導体装置の製造方法
が得られるという効果がある。
【図１】この発明の一実施例の半導体装置のコンタクト
孔部の構造を示す断面図である。
孔部の構造を示す断面図である。
【図２】図１に示すこの発明の半導体装置の製造工程を
示す断面図である。
示す断面図である。
【図３】この発明の他の実施例を示す断面図である。
【図４】従来の半導体装置のコンタクト孔部の構造を示
す断面図である。
す断面図である。
【図５】図４に示す従来の半導体装置の製造工程を示す
断面図である。
断面図である。
１ 半導体基板 ２ 下地絶縁膜 ３ 第１の配線層 ４ 第１の層間絶縁膜 ５ 第２の配線層 ６ 第２の層間絶縁膜 ７ 第３の配線層 ８ ダミー配線層 ９ ダミー配線層用コンタクト孔
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜と導電層とをそれ
ぞれ所定のパターンで複数層交互に形成し、上記絶縁膜
にコンタクト孔を形成して当該絶縁膜の上部に接する導
電層と同時に上記当該絶縁膜の下部に接する導電層との
電気的接続のためのコンタクトを上記コンタクト孔に形
成するようにした半導体装置の製造方法において、 連接する複数の絶縁膜が介在して互いに離隔する導電層
間を上記コンタクトにより直接接続する場合、当該複数
絶縁膜の各絶縁膜１層毎にコンタクト孔を形成して当該
各絶縁膜の上部に接する各導電層と同時に上記直接接続
のためのみのダミーコンタクトを形成し、これら各ダミ
ーコンタクトを順次接続して上記離隔導電層間を電気的
に接続するようにしたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2514292A JPH05226475A (ja) | 1992-02-12 | 1992-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2514292A JPH05226475A (ja) | 1992-02-12 | 1992-02-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226475A true JPH05226475A (ja) | 1993-09-03 |
Family
ID=12157738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2514292A Pending JPH05226475A (ja) | 1992-02-12 | 1992-02-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226475A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075704B2 (en) | 2003-03-19 | 2006-07-11 | Seiko Epson Corporation | Test-element-provided substrate, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus |
| US7095550B2 (en) | 2003-03-13 | 2006-08-22 | Seiko Epson Corporation | Substrate having a planarization layer and method of manufacture therefor, substrate for electro-optical device, electro-optical device, and electronic apparatus |
| US7211826B2 (en) | 2003-08-28 | 2007-05-01 | Samsung Sdi Co., Ltd. | Organic electroluminescent display |
| US7538342B2 (en) | 2005-07-14 | 2009-05-26 | Samsung Electronics, Co., Ltd. | Flat panel display and method for fabricating the same |
-
1992
- 1992-02-12 JP JP2514292A patent/JPH05226475A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095550B2 (en) | 2003-03-13 | 2006-08-22 | Seiko Epson Corporation | Substrate having a planarization layer and method of manufacture therefor, substrate for electro-optical device, electro-optical device, and electronic apparatus |
| US7075704B2 (en) | 2003-03-19 | 2006-07-11 | Seiko Epson Corporation | Test-element-provided substrate, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus |
| US7211826B2 (en) | 2003-08-28 | 2007-05-01 | Samsung Sdi Co., Ltd. | Organic electroluminescent display |
| CN100449773C (zh) * | 2003-08-28 | 2009-01-07 | 三星Sdi株式会社 | 有机电致发光显示器 |
| US7538342B2 (en) | 2005-07-14 | 2009-05-26 | Samsung Electronics, Co., Ltd. | Flat panel display and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327011A (en) | Semiconductor device with enhanced via or contact hole connection between an interconnect layer and a connecting region | |
| JP2000100938A (ja) | 半導体装置の多層配線構造 | |
| KR19990062473A (ko) | 반도체장치 및 그 제조방법 | |
| JP3270863B2 (ja) | 半導体装置 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| JP3463961B2 (ja) | 半導体装置 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| KR100360152B1 (ko) | 배선 형성 방법 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| KR0172725B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| KR20020086098A (ko) | 다층 배선의 콘택 구조 및 그 형성 방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62156834A (ja) | 半導体集積回路装置 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPH05206283A (ja) | 半導体装置の製造方法 | |
| JPH08222627A (ja) | 多層配線の接続方法 | |
| JPH07135184A (ja) | 多層配線の形成方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 |