JPH0244583A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH0244583A JPH0244583A JP63194517A JP19451788A JPH0244583A JP H0244583 A JPH0244583 A JP H0244583A JP 63194517 A JP63194517 A JP 63194517A JP 19451788 A JP19451788 A JP 19451788A JP H0244583 A JPH0244583 A JP H0244583A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- word
- data
- block
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、直流成分を伝送できない伝送路に適用される
データ伝送装置に関する。
データ伝送装置に関する。
(従来の技術)
磁気記録再生系のように直流成分の伝送ができない系を
介してデータ伝送を行なう場合、失われた直流成分に起
因するデータ諏別誤りが問題となる。このため、伝送す
るデータに変換を施して直流成分を抑圧することにより
誤りを減少させる方法がいくつか提案され、あるいは実
現されている。
介してデータ伝送を行なう場合、失われた直流成分に起
因するデータ諏別誤りが問題となる。このため、伝送す
るデータに変換を施して直流成分を抑圧することにより
誤りを減少させる方法がいくつか提案され、あるいは実
現されている。
■ 特開昭58−75950 :これはディジタル化さ
れた映像信号のようにデータ間に相関がある場合に、n
ビットをnビットに変換する際のマツピングを工夫する
ことにより直流成分を抑圧している。最大の欠点は相関
のないデータに適用できないことである。
れた映像信号のようにデータ間に相関がある場合に、n
ビットをnビットに変換する際のマツピングを工夫する
ことにより直流成分を抑圧している。最大の欠点は相関
のないデータに適用できないことである。
■ ディジタルオーディオテープレコーダに適用されて
いる8/10変換方式等1mビットをnビット(m<n
)に変換し、その冗長度を生かして直流成分を抑圧する
方式:本方式はデータの統計的性質によらず直流成分抑
圧に効果があるが伝送ビットレートが窩くなるという欠
点がある。
いる8/10変換方式等1mビットをnビット(m<n
)に変換し、その冗長度を生かして直流成分を抑圧する
方式:本方式はデータの統計的性質によらず直流成分抑
圧に効果があるが伝送ビットレートが窩くなるという欠
点がある。
■ テレビジョン学会技術報告IC:581−10:本
方式は、映像信号をDPCMにより伝送する際に、差分
値の分布と相関を利用してマツピングを工夫し、直流成
分を抑圧する。この方式は、DPCM以外には適用でき
ない。
方式は、映像信号をDPCMにより伝送する際に、差分
値の分布と相関を利用してマツピングを工夫し、直流成
分を抑圧する。この方式は、DPCM以外には適用でき
ない。
以上述べたように、従来の技術では、ビットレートを上
げることなく直流成分を抑圧するにはデータの統計的な
性質が予測可能でかつ利用可能なことが必要である。こ
のため、例えば磁気記録再生装置の応用範囲はきつく制
限されている。また、データの統計的性質によらず直流
成分を抑圧するためには伝送ビットレートを通常10%
程度以上」二げなければならず、例えば磁気テープの使
用効率を下げている。
げることなく直流成分を抑圧するにはデータの統計的な
性質が予測可能でかつ利用可能なことが必要である。こ
のため、例えば磁気記録再生装置の応用範囲はきつく制
限されている。また、データの統計的性質によらず直流
成分を抑圧するためには伝送ビットレートを通常10%
程度以上」二げなければならず、例えば磁気テープの使
用効率を下げている。
(発明が解決しようとする課題)
従来の技術では、データの統計的な性質が予測可能であ
って、かつ、分布、相関等が所定の性質であるときのみ
ビットレートを上げずに直流分を抑圧して伝送すること
が可能であった。しかし、データの統計的性質が不明で
ある場合又は予測できても利用できない場合には、直流
成分抑圧のため通常lO%程度以上ビットレートを上げ
なければならなかった。
って、かつ、分布、相関等が所定の性質であるときのみ
ビットレートを上げずに直流分を抑圧して伝送すること
が可能であった。しかし、データの統計的性質が不明で
ある場合又は予測できても利用できない場合には、直流
成分抑圧のため通常lO%程度以上ビットレートを上げ
なければならなかった。
このため、例えばa低テープの使用効率を下げないよう
にするには、データに対しきつい制限が必要であり、装
置の応用範囲を著しく狭くしていた。
にするには、データに対しきつい制限が必要であり、装
置の応用範囲を著しく狭くしていた。
本発明はかかる点に鑑み、データの性質によらずにビッ
トレートの増大を極めて低くおさえながら直流成分の抑
圧を可能とすることを目的とするものである。
トレートの増大を極めて低くおさえながら直流成分の抑
圧を可能とすることを目的とするものである。
(課題を解決するための手段)
本発明のデータ伝送装置では、送信側において。
ワード単位に符号化された誤り訂正符号の1符号語を情
報ブロックとす、る。次に、この情報ブロックに属する
各ワードに対して法2加算したときにブロック内のビッ
ト1の個数とビットOの個数の差が十分小さくなるよう
な1ワードの制御ワードを求める。同時にビット1の個
数とビットOの個数の差である誤差データを求め、次の
情報ブロックの処理に際して考慮する。情報ブロックに
属する各ワードは1ワードの制御ワードが法2加算され
て伝送ブロックとされる。なお、上記誤差データは、外
部から好ましいタイミングにおいて所望のデータとする
ことができるようにされる。
報ブロックとす、る。次に、この情報ブロックに属する
各ワードに対して法2加算したときにブロック内のビッ
ト1の個数とビットOの個数の差が十分小さくなるよう
な1ワードの制御ワードを求める。同時にビット1の個
数とビットOの個数の差である誤差データを求め、次の
情報ブロックの処理に際して考慮する。情報ブロックに
属する各ワードは1ワードの制御ワードが法2加算され
て伝送ブロックとされる。なお、上記誤差データは、外
部から好ましいタイミングにおいて所望のデータとする
ことができるようにされる。
受信側においては、受信ブロックからジントロAが求め
られる。次に、式(υのQで規定されろ位置の消失誤り
を含めて上記シンドロームに基づいて復号を行なう。た
だし式■のαは有限体GF(2m)上の原始元である。
られる。次に、式(υのQで規定されろ位置の消失誤り
を含めて上記シンドロームに基づいて復号を行なう。た
だし式■のαは有限体GF(2m)上の原始元である。
α!=Σαk ω束
に畢O
上記の復号により、伝送路上で発生した誤りが所定個数
以下であると判定されるときには正しい訂正が可能であ
るので訂正を行なう。同時に、弐〇のQで規定される位
置の消失誤りの大きさが送信側で各ワードに法2加算さ
れた制御ワードであるとみなすことができるので再び各
ワードに法2加算することにより、元の情報ブロックが
再現される。
以下であると判定されるときには正しい訂正が可能であ
るので訂正を行なう。同時に、弐〇のQで規定される位
置の消失誤りの大きさが送信側で各ワードに法2加算さ
れた制御ワードであるとみなすことができるので再び各
ワードに法2加算することにより、元の情報ブロックが
再現される。
なお、上記悲で規定される位置が受信ブロック内に該当
しないようにするため、■の条件の下で2’−1>fl
≧n ■ となることが必要十分である。
しないようにするため、■の条件の下で2’−1>fl
≧n ■ となることが必要十分である。
(作 用)
このように本発明では、制御ワードを情報ブロックの各
ワードに法2加算してビット1の個数とビットOの個数
との差を十分小さくすることにより直流成分が抑圧され
る。また法2加算された制御ワードは受信側で伝送した
ワードには概当しない特定の位置に発生した消失誤りと
して求めることができる。したがって伝送路上で発生し
た誤りに対する検出訂正能力を保ったまま直流成分を抑
圧するには、用いる誤り訂正符号の符号間距離を1だけ
ふやせばよくこれは例えばリードソロモン符号の場合パ
リティワードを1ワードふやすことに相当する。したが
ってビットレートの上昇は極めて小さくしかもデータの
性質に依存しない効率のよい直流成分抑圧効果が得られ
る。
ワードに法2加算してビット1の個数とビットOの個数
との差を十分小さくすることにより直流成分が抑圧され
る。また法2加算された制御ワードは受信側で伝送した
ワードには概当しない特定の位置に発生した消失誤りと
して求めることができる。したがって伝送路上で発生し
た誤りに対する検出訂正能力を保ったまま直流成分を抑
圧するには、用いる誤り訂正符号の符号間距離を1だけ
ふやせばよくこれは例えばリードソロモン符号の場合パ
リティワードを1ワードふやすことに相当する。したが
ってビットレートの上昇は極めて小さくしかもデータの
性質に依存しない効率のよい直流成分抑圧効果が得られ
る。
(実施例)
以下5本発明の一実施例を図面、数式に基づいて詳しく
説明する。
説明する。
第1図は本発明の一実施例であるデータ伝送装置の送信
回路のブロック図である。端子1を介して入力されるデ
ータビットはm×kビットで構成される入力ブロックに
区切られた形態とされている。誤り訂正符号化回路2は
上記入力ブロックをmビットで構成されるワードを単位
として誤り訂正符号化を行なう。本実施例では、誤り訂
正符号として、有限体0F(2”)上で構成されるリー
ドソロモン符号が適用される。1人カブロックを構成す
るm X kビットは、第2図に示す如く、2次元平面
上に並べられ、縦方向に+I(、−んだmビットが1ワ
ードを構成する。各ワードに対して、左がら順にW□9
w2.〜+Wkと名称が与えられる。誤り訂正符号化回
路2は第2図に示すにワードに、第3図に示すとおり、
(n−k)個のパリティワードPlI P21〜+Pn
−kを付加して情報ブロックを形成する。パリティワー
ドP1+ P□、〜Pn−にはαをGF(2″′)上の
原始元としたとき例えば■式をみたすように決められる
。
回路のブロック図である。端子1を介して入力されるデ
ータビットはm×kビットで構成される入力ブロックに
区切られた形態とされている。誤り訂正符号化回路2は
上記入力ブロックをmビットで構成されるワードを単位
として誤り訂正符号化を行なう。本実施例では、誤り訂
正符号として、有限体0F(2”)上で構成されるリー
ドソロモン符号が適用される。1人カブロックを構成す
るm X kビットは、第2図に示す如く、2次元平面
上に並べられ、縦方向に+I(、−んだmビットが1ワ
ードを構成する。各ワードに対して、左がら順にW□9
w2.〜+Wkと名称が与えられる。誤り訂正符号化回
路2は第2図に示すにワードに、第3図に示すとおり、
(n−k)個のパリティワードPlI P21〜+Pn
−kを付加して情報ブロックを形成する。パリティワー
ドP1+ P□、〜Pn−にはαをGF(2″′)上の
原始元としたとき例えば■式をみたすように決められる
。
N 1(i)算出回路6は、集合5(i)(i=1〜m
)に含まれるビット1の数を算出しその値をN工(i)
(i=1〜m)として、信号線7により制御回路lOに
供給する。制御回路10は、記憶回路8の保持している
1つ前の情報ブロックに関して求められた誤差データE
RI1.も信号線9により・うける。ERR−0は、1
つ前の情報ブロックまでの間の、(ビット1の個数)−
(ビットOの個数)をあられす。
)に含まれるビット1の数を算出しその値をN工(i)
(i=1〜m)として、信号線7により制御回路lOに
供給する。制御回路10は、記憶回路8の保持している
1つ前の情報ブロックに関して求められた誤差データE
RI1.も信号線9により・うける。ERR−0は、1
つ前の情報ブロックまでの間の、(ビット1の個数)−
(ビットOの個数)をあられす。
制御回路10は、次の演算を行なう。
第3図において、横方向に並んだnビットを1つの集合
とし上から順に5(1)、 5(2)、〜、S(m)と
する。誤り訂正符号化回路2は第3図に示した情報ブロ
ックを出力信号3として、 N、(i)算出回路4tN
t(i)算出回路6.記憶回路12に送る6NO(1)
算出回路4は、集合5(i)(i=1〜m)に含まれる
ビットOの数を算出しその値をN、 (i) (i=1
〜m)として、信号線5により制御回路10に供給する
。
とし上から順に5(1)、 5(2)、〜、S(m)と
する。誤り訂正符号化回路2は第3図に示した情報ブロ
ックを出力信号3として、 N、(i)算出回路4tN
t(i)算出回路6.記憶回路12に送る6NO(1)
算出回路4は、集合5(i)(i=1〜m)に含まれる
ビットOの数を算出しその値をN、 (i) (i=1
〜m)として、信号線5により制御回路10に供給する
。
(イ)式で示されるAは、現在の情報ブロックまでで(
ビット1の個数)−(ビット0の個数)二〇 を達成す
るために、現在の情報ブロックがもつべきビット1の個
数を示している6 次に制御回路10は、 F(xt+〜+ Xn+) =Σ((1−xt)Nt(i)+xt−No(t))
A ■0式で表わされる関数Fの絶対値IF+
を最小にするx4(i = 1〜m)を求める。ただし
xi(i=1〜m)はすべてO又は1とされている。求
まったxl(i = 1〜m)により構成される次のワ
ードweT+、を制御ワードとして、 信号線11を介して出力する。また、関数Fの値そのも
のは誤差データERRとして477号線1Gを介して出
力する。
ビット1の個数)−(ビット0の個数)二〇 を達成す
るために、現在の情報ブロックがもつべきビット1の個
数を示している6 次に制御回路10は、 F(xt+〜+ Xn+) =Σ((1−xt)Nt(i)+xt−No(t))
A ■0式で表わされる関数Fの絶対値IF+
を最小にするx4(i = 1〜m)を求める。ただし
xi(i=1〜m)はすべてO又は1とされている。求
まったxl(i = 1〜m)により構成される次のワ
ードweT+、を制御ワードとして、 信号線11を介して出力する。また、関数Fの値そのも
のは誤差データERRとして477号線1Gを介して出
力する。
記憶回路12は、信号線3かへ信号線11に至る間の遅
延量を補償するために必要とされている。記憶回路12
の出力は信号線13を介して法2加箕器14に供給さh
る。一方、制御ワードW。TLは信号線11を介して法
2加0?W1.4に供給される。法2加算器14は出力
として伝送ブロックを得て、端子15に出力する。誤差
データERRは信号線16及びセレクタ17及び信号線
20を介して記憶回路8に供給される。そして、次の情
報ブロックの制御ワードW CT +、及び誤差データ
ERRの演算に際して参照される。
延量を補償するために必要とされている。記憶回路12
の出力は信号線13を介して法2加箕器14に供給さh
る。一方、制御ワードW。TLは信号線11を介して法
2加0?W1.4に供給される。法2加算器14は出力
として伝送ブロックを得て、端子15に出力する。誤差
データERRは信号線16及びセレクタ17及び信号線
20を介して記憶回路8に供給される。そして、次の情
報ブロックの制御ワードW CT +、及び誤差データ
ERRの演算に際して参照される。
なお、端子18を介してセレクタ17に供給されるセレ
クト信号により端子19を介して入力される初期設定デ
ータを記憶回路8に供給することも可能とされている。
クト信号により端子19を介して入力される初期設定デ
ータを記憶回路8に供給することも可能とされている。
第4図は、本発明の一実施例であるデータ伝送装置の受
信回路のブロック図である。
信回路のブロック図である。
端子30を介して入力される受信ブロックはワードw+
+ W2 r〜、Wニ、p;、〜* p’n−kによ
り構成されており、シンドローム生成回路31及び記憶
回路32に供給される。シンドローム生成回路31は0
式で定義されるシンドローム51(C1〜n−k)を計
算する。
+ W2 r〜、Wニ、p;、〜* p’n−kによ
り構成されており、シンドローム生成回路31及び記憶
回路32に供給される。シンドローム生成回路31は0
式で定義されるシンドローム51(C1〜n−k)を計
算する。
次に復号化回路33の動作を数式により示す。送信側で
法2加算された制御ワードWcTLの値をCとする。
法2加算された制御ワードWcTLの値をCとする。
(i) 伝送路上で発生した誤りが0個の場合シンド
ロームS 1(i=1 =n−k)は、(8)式の通で
りである。
ロームS 1(i=1 =n−k)は、(8)式の通で
りである。
C=S、・ α−1
(ll)*
となる。
(ii) 伝送路上で発生した誤りが1個の場合受信
ブロックのw;から数えてj番目のワードに大きさEの
誤りがおこったとすると、ここで αi=Σctk k=口 ■)京 とおいて(10)式を得る。
ブロックのw;から数えてj番目のワードに大きさEの
誤りがおこったとすると、ここで αi=Σctk k=口 ■)京 とおいて(10)式を得る。
(12)式より
したがって、
(14)式で求まったα”IEにより、ゆえに、C1は
既知の量であるから、 となる。
既知の量であるから、 となる。
(iii) 伝送路上で発生した誤りが2個の場合受
信ブロックのw: から数えて+11番目と、12番目
のワードに大きさがそれぞれE工とE2の誤りがおこっ
たとすると、 (16)式より (17)式から、αn−j+とαn−jzを2根する2
次方程式を導くことができる。これを(18)式に示す
。
信ブロックのw: から数えて+11番目と、12番目
のワードに大きさがそれぞれE工とE2の誤りがおこっ
たとすると、 (16)式より (17)式から、αn−j+とαn−jzを2根する2
次方程式を導くことができる。これを(18)式に示す
。
(T、・T、+T:)X”+(T、・T4+T、・T、
)X+T、・T4+T: = 。
)X+T、・T4+T: = 。
(18)’
(18)式の解
X:。n−j* 。n−jス
により、(17)式を用いて、
T2+α0−j2・T1
=α1−j1(αn−j1+α0−j2)(α1−j1
+α1)ElT、+αn−1・T1 = αn−J2(αn−J2+αn−Jl)(αn−J
2+amりE2を得る。また、これらのE□、E2を用
いて、が得られる。
+α1)ElT、+αn−1・T1 = αn−J2(αn−J2+αn−Jl)(αn−J
2+amりE2を得る。また、これらのE□、E2を用
いて、が得られる。
以上(i)〜(iii)に示したのは、1ワードの消失
誤り訂正を伴なう、2ワードまでの誤り訂正方法であり
、公知の技術である。なお本発明においては。
誤り訂正を伴なう、2ワードまでの誤り訂正方法であり
、公知の技術である。なお本発明においては。
とされており、かつ、
2″′−1> Q≧n ■
とされている。この結果、受信ブロックのW;から数え
てj番目のワードに誤りが発生した場合(j=L〜n)
。
てj番目のワードに誤りが発生した場合(j=L〜n)
。
α ≠α (22)*となり、上記(
i)〜(iii )の議論から明らかなように、伝送路
上で発生した誤りと送信側で法2加算された制御ワード
とを明確に区別できる。
i)〜(iii )の議論から明らかなように、伝送路
上で発生した誤りと送信側で法2加算された制御ワード
とを明確に区別できる。
本発明を適用することにより復号の際には1ワードの消
失誤り訂正をする必要が生じる。したがって、伝送路上
の誤りに対する誤り検出訂正能力を保ったまま本発明を
適用するには、用いる誤り訂正符号の符号間距離を1だ
け増大させる必要がある。リードソロモン符号の場合こ
れは1ワードに相当し1通常はごく小さな冗長度増加に
なるだけである。
失誤り訂正をする必要が生じる。したがって、伝送路上
の誤りに対する誤り検出訂正能力を保ったまま本発明を
適用するには、用いる誤り訂正符号の符号間距離を1だ
け増大させる必要がある。リードソロモン符号の場合こ
れは1ワードに相当し1通常はごく小さな冗長度増加に
なるだけである。
復号化回路33は、求められた制御ワードを信号線34
を介して法2加算器36に入力させると共に、求められ
た伝送路上で発生した誤りを信号線35を介して法2加
算器36に入力させる。法2加算器36の出力は、法2
加算器37に加えられ、記憶回路32によりタイミング
の調整された受信ブロックに加算される。端子38から
は、送信側で法2加算された制御ワードを除去し、伝送
路上で発生した誤りへの対策が施された情報ブロックが
出力される。
を介して法2加算器36に入力させると共に、求められ
た伝送路上で発生した誤りを信号線35を介して法2加
算器36に入力させる。法2加算器36の出力は、法2
加算器37に加えられ、記憶回路32によりタイミング
の調整された受信ブロックに加算される。端子38から
は、送信側で法2加算された制御ワードを除去し、伝送
路上で発生した誤りへの対策が施された情報ブロックが
出力される。
なお、上記実施例では符号としてリードソロモン符号を
例示したが、他の符号にも適用可能であり、その他要旨
を逸脱しない範囲で種々変形して実施可能である。
例示したが、他の符号にも適用可能であり、その他要旨
を逸脱しない範囲で種々変形して実施可能である。
本発明によれば、制御ワードを情報ブロックの各ワード
に法2加算してビット1の個数とビットOの個数との差
を十分小さくすることにより直流成分が抑圧される。ま
た、法2加算された制御ワ−ドは、受信側で、伝送した
ワードには概当しない特定の位置に発生した消失誤りと
して求めることができる。したがって、伝送路上で発生
した誤りに対する検出訂正能力を保ったまま直流成分を
抑圧するには、用いる誤り訂正符号の符号間距離を1だ
けふやせばよく、例えばリードソロモン符号では、パリ
ティワードが1つ多い符号を採用すればよい。
に法2加算してビット1の個数とビットOの個数との差
を十分小さくすることにより直流成分が抑圧される。ま
た、法2加算された制御ワ−ドは、受信側で、伝送した
ワードには概当しない特定の位置に発生した消失誤りと
して求めることができる。したがって、伝送路上で発生
した誤りに対する検出訂正能力を保ったまま直流成分を
抑圧するには、用いる誤り訂正符号の符号間距離を1だ
けふやせばよく、例えばリードソロモン符号では、パリ
ティワードが1つ多い符号を採用すればよい。
したがってビットレートの上昇はきわめて小さく、しか
もデータの性質に依存しない効率のよい直流成分抑圧効
果が得られる。
もデータの性質に依存しない効率のよい直流成分抑圧効
果が得られる。
第1図は本発明の一実施例であるデータ伝送装置の送信
回路のブロック図、第2図は1人カブロックを構成する
m X kビットの構成図、第3図は情報ブロックの構
成図、第4図は本発明の一実施例であるデータ伝送装置
の受信回路のブロック図である。 2・・・誤り訂正符号化回路 4・・・Nn(i)算出回路 6・・・N1(i)算出回路 10・・・制御回路 14、36.37・・・法2加算器 17・・・セレクタ 33・・・復号化回路 代理人 弁理士 則 近 憲 佑 同 松山光之 W4W2 /−一一一− W炙 第2 第1図 第3
回路のブロック図、第2図は1人カブロックを構成する
m X kビットの構成図、第3図は情報ブロックの構
成図、第4図は本発明の一実施例であるデータ伝送装置
の受信回路のブロック図である。 2・・・誤り訂正符号化回路 4・・・Nn(i)算出回路 6・・・N1(i)算出回路 10・・・制御回路 14、36.37・・・法2加算器 17・・・セレクタ 33・・・復号化回路 代理人 弁理士 則 近 憲 佑 同 松山光之 W4W2 /−一一一− W炙 第2 第1図 第3
Claims (1)
- 【特許請求の範囲】 送信時において、m×kビットのデータビットからなる
入力ブロックをmビットで構成されるワード単位で誤り
訂正符号化して(n−k)ワードのパリテイワードを付
加し情報ブロックを構成する手段と、 前記情報ブロックに属するnワードの第i(i=1〜m
)番目のビットに含まれるビット0の個数NG(i)(
i=1〜m)及びビット1の個数N_1(i)(i=1
〜m)を求める手段と、 前記N_0(i)とN_1(i)(i=1〜m)及び1
つ前の情報ブロックに対して得られた所定ビット数より
なる誤差データにより、1ワードの制御ワードと新たな
誤差データを生成する手段と、 前記1つ前の情報ブロックに対して得られた所定ビット
数よりなる誤差データに強制的に所望のデータを設定す
る手段と、 上記制御ワードを上記情報ブロックに属する各ワードに
法2加算し伝送ブロックを構成する手段と、 受信時において、受信ブロックからシンドロームを求め
る手段と、 前記シンドロームにより、条件(A)のlで規定される
位置の消失誤りを含めて復号する手段と、上記lで規定
される位置の誤りの大きさを受信ブロック内の各ワード
に法2加算する手段とをもち、 mとnが、有限体GF(2^m)上の原始元α及び正の
整数lに対して、条件(A)をみたす正の整数であるこ
とを特徴とするデータ伝送装置。 ▲数式、化学式、表等があります▼のとき2^m−1>
l≧n(A)^*(式の番号につけられた*印は、四則
演算が有限体の上で定義されていることを示す。)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194517A JPH0244583A (ja) | 1988-08-05 | 1988-08-05 | データ伝送装置 |
| US07/387,792 US5042037A (en) | 1988-08-05 | 1989-08-01 | Digital data modulation circuit having a DC component suppression function |
| EP89307994A EP0354065A3 (en) | 1988-08-05 | 1989-08-04 | Digital data modulation circuit and method and digital data demodulation circuit |
| KR1019890011188A KR920006997B1 (ko) | 1988-08-05 | 1989-08-05 | 디지탈데이터변복조회로와 디지탈데이터변조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194517A JPH0244583A (ja) | 1988-08-05 | 1988-08-05 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0244583A true JPH0244583A (ja) | 1990-02-14 |
Family
ID=16325851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63194517A Pending JPH0244583A (ja) | 1988-08-05 | 1988-08-05 | データ伝送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5042037A (ja) |
| EP (1) | EP0354065A3 (ja) |
| JP (1) | JPH0244583A (ja) |
| KR (1) | KR920006997B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088498B2 (ja) * | 1989-06-13 | 1996-01-29 | ティアツク株式会社 | 変調信号再生回路 |
| JP2870843B2 (ja) * | 1989-08-31 | 1999-03-17 | ソニー株式会社 | 情報伝送装置 |
| US5361066A (en) * | 1990-04-27 | 1994-11-01 | Canon Kabushiki Kaisha | Data processing device using data correlation |
| GB2247138B (en) * | 1990-06-29 | 1994-10-12 | Digital Equipment Corp | System and method for error detection and reducing simultaneous switching noise |
| DE4102149A1 (de) * | 1991-01-25 | 1992-07-30 | Broadcast Television Syst | Codierverfahren zur reduzierung des gleichspannungsanteils im datenstrom eines digitalsignals |
| US5555438A (en) * | 1991-07-24 | 1996-09-10 | Allen-Bradley Company, Inc. | Method for synchronously transferring serial data to and from an input/output (I/O) module with true and complement error detection coding |
| US5353303A (en) * | 1993-10-04 | 1994-10-04 | The United States Of America As Represented By The Secretary Of The Air Force | Technique for increasing the data rate in a spread spectrum data link |
| US5644601A (en) * | 1994-10-31 | 1997-07-01 | Symbol Technologies, Inc. | Method and apparatus for bias suppression in a VCO based FM transmission system |
| KR102449631B1 (ko) * | 2021-06-28 | 2022-09-29 | 김용엽 | 냉각수를 이용한 건축물의 냉방시스템 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1250908A (ja) * | 1968-12-13 | 1971-10-27 | ||
| US3840854A (en) * | 1972-01-24 | 1974-10-08 | Ibm | Limitation of a.c.coupling distortion in magnetic recording |
| GB1423647A (en) * | 1972-06-06 | 1976-02-04 | Standard Telephones Cables Ltd | Error detection in digital transmission systems |
| US3810111A (en) * | 1972-12-26 | 1974-05-07 | Ibm | Data coding with stable base line for recording and transmitting binary data |
| US4309694A (en) * | 1980-03-27 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Zero disparity coding system |
| NL8003476A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Werkwijze voor het coderen van databits op een regis- tratiedrager, inrichting voor het uitvoeren van de werkwijze, registratiedrager voorzien van een infor- matiestructuur en inrichting voor het decoderen van het van de registratiedrager uitgelezen signaal. |
| JPS57132461A (en) * | 1981-02-09 | 1982-08-16 | Sony Corp | Converter for binary data code |
| JPS57176866A (en) * | 1981-04-24 | 1982-10-30 | Sony Corp | Encoder of binary signal |
| NL8303859A (nl) * | 1983-11-10 | 1985-06-03 | Philips Nv | Selektief scramblen bij compact disc. |
| ATE35755T1 (de) * | 1984-05-08 | 1988-07-15 | Siemens Ag | Codefehlereinblendung in digitale uebertragungssignale. |
| DE3430836A1 (de) * | 1984-08-22 | 1986-03-06 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem |
| FR2589653B1 (fr) * | 1985-11-05 | 1990-03-23 | Lignes Telegraph Telephon | Dispositif de mise en oeuvre d'un code a faible disparite accumulee en transmission numerique a haut debit et procede de codage utilisant un tel dispositif |
| NL8601603A (nl) * | 1986-06-20 | 1988-01-18 | Philips Nv | Kanaalcoderingsinrichting. |
-
1988
- 1988-08-05 JP JP63194517A patent/JPH0244583A/ja active Pending
-
1989
- 1989-08-01 US US07/387,792 patent/US5042037A/en not_active Expired - Fee Related
- 1989-08-04 EP EP89307994A patent/EP0354065A3/en not_active Withdrawn
- 1989-08-05 KR KR1019890011188A patent/KR920006997B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| KR920006997B1 (ko) | 1992-08-24 |
| EP0354065A2 (en) | 1990-02-07 |
| US5042037A (en) | 1991-08-20 |
| EP0354065A3 (en) | 1990-08-29 |
| KR900003868A (ko) | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291496A (en) | Fault-tolerant corrector/detector chip for high-speed data processing | |
| KR930005427B1 (ko) | 실시간 bch 에러 정정 코드 디코딩 메카니즘 | |
| JPS6113820A (ja) | 誤り訂正符号の復号装置 | |
| WO1985002958A1 (fr) | Procede et appareil de decodage d'un code de correction d'erreur | |
| JPH03136524A (ja) | 長バースト誤りに対する誤り検出及び訂正システム | |
| JPH04219026A (ja) | ディジタル信号の符号化及び復号化システム | |
| WO1985001625A1 (en) | Error correction for algebraic block codes | |
| JPH0444447B2 (ja) | ||
| JPH02189032A (ja) | エラー訂正方法 | |
| JPS645334B2 (ja) | ||
| JPH0244583A (ja) | データ伝送装置 | |
| US20050257115A1 (en) | Decoding for algebraic geometric code associated with a fiber product | |
| US7461329B2 (en) | Channel encoding adapted to error bursts | |
| JPS6029068A (ja) | 伝送誤り検出方式 | |
| JP3679812B2 (ja) | 送受信装置 | |
| JP2537178B2 (ja) | デ−タ処理装置 | |
| US12255668B2 (en) | Error correction with fast syndrome calculation | |
| JP3192268B2 (ja) | 信号処理システム | |
| AU610987B2 (en) | Method and apparatus for decoding error correction code | |
| JP2796291B2 (ja) | 誤り訂正方式 | |
| US12218688B2 (en) | Error correction with fast syndrome calculation | |
| JP2714128B2 (ja) | 符号伝送方法 | |
| JP2000187948A (ja) | 誤り訂正符号化/復号化方式及び誤り訂正符号化/復号化装置 | |
| JPS61230526A (ja) | 符号化・複号化回路 | |
| JPS62235821A (ja) | 符号誤り訂正方法およびその装置 |