JPH024497Y2 - - Google Patents

Info

Publication number
JPH024497Y2
JPH024497Y2 JP1982003104U JP310482U JPH024497Y2 JP H024497 Y2 JPH024497 Y2 JP H024497Y2 JP 1982003104 U JP1982003104 U JP 1982003104U JP 310482 U JP310482 U JP 310482U JP H024497 Y2 JPH024497 Y2 JP H024497Y2
Authority
JP
Japan
Prior art keywords
transistor
capacitor
circuit
resistor
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982003104U
Other languages
Japanese (ja)
Other versions
JPS58107608U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP310482U priority Critical patent/JPS58107608U/en
Publication of JPS58107608U publication Critical patent/JPS58107608U/en
Application granted granted Critical
Publication of JPH024497Y2 publication Critical patent/JPH024497Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は、本来のミユート信号入力時のみなら
ず、電源スイツチのオン、オフ時にも同一時定数
回路を用いてミユーテイングをかけるようにした
ミユーテイング回路に関するものである。
[Detailed Description of the Invention] The present invention relates to a muting circuit that uses the same time constant circuit to apply muting not only when the original muting signal is input, but also when the power switch is turned on and off.

従来よりシンセサイザーチユーナにおいては、
プリセツトメモリの切換とか、バンド切換えのと
きの本来のミユート信号入力時のみならず、電源
スイツチのオン、オフ時にもミユーテイングをか
け音声出力を遮断するようにしたミユーテイング
回路は既に種々存在していた。しかし、いずれも
回路構成が複雑で高価であつた。
Traditionally, in synthesizer tuners,
Various muting circuits already exist that apply muting to cut off audio output not only when the original mute signal is input when switching preset memories or switching bands, but also when the power switch is turned on and off. . However, both had complicated circuit configurations and were expensive.

本考案は、このような従来の問題点を解決する
ためになされたもので、同一時定数回路を用いて
本来のミユート信号入力時のみならず、電源スイ
ツチのオン、オフ時にもミユーテイングをかける
ことができ、かつこの電源スイツチのオン、オフ
時のミユーテイング時間を、ミユート信号入力時
のそれより長くなるように設定できるようにした
ものである。
The present invention was developed to solve these conventional problems, and uses the same time constant circuit to apply muting not only when the original mute signal is input, but also when the power switch is turned on and off. In addition, the muting time when the power switch is turned on and off can be set to be longer than the muting time when the muting signal is input.

以下、本考案の一実施例を第1図に基いて説明
する。
An embodiment of the present invention will be described below with reference to FIG.

1は、交流商用電源で、電源スイツチ2を介し
てトランス3の1次巻線4に結合されている。こ
のトランス3には2個の2次巻線5,6を有し、
一方の2次巻線5には全波整流器7、平滑用コン
デンサ8、電圧安定化回路9を経て、例えばシン
セサイザーチユーナへの+B電源出力端子10が
接続されるとともに、ダイオード11を介してミ
ユーテイング回路12へ結合されている。このミ
ユーテイング回路12は、電源スイツチ2のオン
の後、一定時間後にオンし、電源スイツチ2のオ
フの後、急激にオフする第1のスイツチング回路
13、この第1のスイツチング回路13のオン、
オフと後述するミユート信号とにより異なる時定
数で充放電する時定数回路14、この時定数回路
14の出力でオン、オフ制御されてオーデイオ出
力を遮断する第2スイツチング回路15からなつ
ている。
Reference numeral 1 denotes an AC commercial power source, which is coupled to a primary winding 4 of a transformer 3 via a power switch 2. This transformer 3 has two secondary windings 5 and 6,
One secondary winding 5 is connected to a +B power output terminal 10 to, for example, a synthesizer tuner via a full-wave rectifier 7, a smoothing capacitor 8, and a voltage stabilization circuit 9. Coupled to circuit 12. This muting circuit 12 is turned on after a certain period of time after the power switch 2 is turned on, and a first switching circuit 13 is turned off suddenly after the power switch 2 is turned off.
It consists of a time constant circuit 14 that charges and discharges at different time constants depending on the off state and a mute signal to be described later, and a second switching circuit 15 that is controlled on and off by the output of this time constant circuit 14 to cut off audio output.

前記第1のスイツチング回路13は、前記トラ
ンス3の他方の2次巻線6、ダイオード16、抵
抗17、充放電用コンデンサ18と抵抗19、抵
抗20およびトランジスタ21からなつている。
The first switching circuit 13 includes the other secondary winding 6 of the transformer 3, a diode 16, a resistor 17, a charging/discharging capacitor 18 and a resistor 19, a resistor 20, and a transistor 21.

前記第2のスイツチング回路15は、制御トラ
ンジスタ22、主トランジスタ23、2個のトラ
ンジスタ24,25の他に、さらに4個の抵抗2
6,27,28,29からなり、前記トランジス
タ24,25のエミツタはオーデイオ入力端子3
0,31に抵抗32,33を介して接続されると
ともに、オーデイオ出力端子34,35と直結さ
れ、また、コレクタは接地されている。
The second switching circuit 15 includes a control transistor 22, a main transistor 23, two transistors 24 and 25, and four resistors 2.
6, 27, 28, 29, and the emitters of the transistors 24 and 25 are connected to the audio input terminal 3.
0 and 31 via resistors 32 and 33, and directly connected to audio output terminals 34 and 35, and the collector is grounded.

前記時定数回路14は充放電用の1個のコンデ
ンサ36、1個のダイオード37および4個の第
1、第2、第3、第4抵抗38,39,40,4
1からなり、第3、第4抵抗40,41の接続点
にはミユート信号入力端子42がダイオード43
を介して結合されている。このうち、第2抵抗3
9は主に電源オン時のミユーテイング時間の設定
に寄与し、また、第3抵抗40は主にミユート信
号入力時の放電時間の設定に寄与する。なお、前
記ミユート信号入力端子42には、シンセサイザ
ーチユーナのICからプリセツトメモリ切換時お
よび/またはバンド切換時にミユート信号として
パルス信号が印加されるものとする。なお、44
は電源オフ時の電圧変化を緩やかにするためのコ
ンデンサである。
The time constant circuit 14 includes one capacitor 36 for charging and discharging, one diode 37, and four first, second, third, and fourth resistors 38, 39, 40, 4.
1, and a mute signal input terminal 42 is connected to a diode 43 at the connection point between the third and fourth resistors 40 and 41.
are connected via. Of these, the second resistor 3
9 mainly contributes to setting the muting time when the power is turned on, and the third resistor 40 mainly contributes to setting the discharging time when the muting signal is input. It is assumed that a pulse signal is applied to the mute signal input terminal 42 from the IC of the synthesizer tuner as a mute signal at the time of preset memory switching and/or band switching. In addition, 44
is a capacitor that slows down the voltage change when the power is turned off.

つぎに、本考案による回路の作用を第2図に基
いて説明する。
Next, the operation of the circuit according to the present invention will be explained based on FIG.

t1時に電源スイツチ2を投入すると、第1のス
イツチング回路13のコンデンサ18がまだ充分
に充電していないので、トランジスタ21はオフ
している。そのため、前記電源スイツチ2の投入
と略同時に、抵抗38、ダイオード38、抵抗4
0,41を介して第2のスイツチング回路15の
制御トランジスタ22にベース電流を流し、この
制御トランジスタ22をオンし、さらに、主トラ
ンジスタ23をオンさせる。この主トランジスタ
23のオンで、トランジスタ24,25もオンし
て、オーデイオ入力端子30,31は接地され、
オーデイオ信号は出力端子34,35へ送られ
ず、ミユーテイング状態となる。
When the power switch 2 is turned on at time t1 , the transistor 21 is turned off because the capacitor 18 of the first switching circuit 13 has not yet been sufficiently charged. Therefore, almost at the same time as the power switch 2 is turned on, the resistor 38, the diode 38, and the resistor 4 are turned on.
A base current is caused to flow through the control transistor 22 of the second switching circuit 15 through the transistors 0 and 41, turning on the control transistor 22, and further turning on the main transistor 23. When the main transistor 23 is turned on, the transistors 24 and 25 are also turned on, and the audio input terminals 30 and 31 are grounded.
The audio signal is not sent to the output terminals 34, 35 and is in a muting state.

前記コンデンサ18が徐々に充電して、例えば
約1.5秒後のt2時にトランジスタ21がオンする。
このトランジスタ21のオンで抵抗38が接地さ
れるが、今までこの抵抗38を通して流れていた
電流に代つて、コンデンサ36の充電電流が制御
トランジスタ22のベースに流れてトランジスタ
22はオンを持続し、トランジスタ23,24,
25もオンを持続し、ミユーテイングを続ける。
The capacitor 18 gradually charges and the transistor 21 turns on, for example at time t2 , about 1.5 seconds later.
When the transistor 21 is turned on, the resistor 38 is grounded, but instead of the current flowing through the resistor 38, the charging current of the capacitor 36 flows to the base of the control transistor 22, and the transistor 22 continues to be on. Transistors 23, 24,
25 also remains on and continues to mute.

コンデンサ36がt3時に充電を完了するとトラ
ンジスタ22がオフとなるので、トランジスタ2
3,24,25もオフとなつてミユーテイングが
解除され、オーデイオ信号は出力端子34,35
へ送られる。このときのミユーテイング時間T1
は、t1からt2までの時間に、コンデンサ36の充
電時間(C36×〔R39(R40+R41)〕)を加えたt1
からt3までの時間となる。
When capacitor 36 completes charging at time t3 , transistor 22 is turned off, so transistor 2
3, 24, and 25 are also turned off, mutating is canceled, and the audio signal is output to the output terminals 34, 35.
sent to. Muting time at this time T 1
is t 1 which is the time from t 1 to t 2 plus the charging time of the capacitor 36 (C 36 × [R 39 (R 40 + R 41 )])
to t 3 .

つぎに、t4に至り、チユーナにおいてプリセツ
トメモリの切換えまたはバンドの切換えが行なわ
れたものとすると、ミユート信号が入力端子42
から入力する。このミユート信号のパルス電圧を
V、パルス巾をT2(例えば0.5秒)とすれば、T2
>C36×R40と認定されることにより、コンデンサ
36の両端の電圧V36は、V×R39/(R39+R40
だけ低下する。すなわち、パルス信号T2の期間
この電圧分V36だけコンデンサ36が放電する。
この放電時間T2の間は、パルス信号が抵抗41
を介してトランジスタ22へも供給されるので、
トランジスタ22もオンしている。t5時にパルス
信号がなくなると、再びコンデンサ36を通して
抵抗39,40,41に充電電流が流れ、トラン
ジスタ22はオンを継続し、t6時にコンデンサ3
6の充電が完了するまでミユーテイングが継続す
る。このときのt4からt6までのミユーテイング時
間T3は、コンデンサ36と抵抗39,40,4
1の値によつて定められる。
Next, at t4 , assuming that the preset memory or band has been switched in the tuner, the mute signal is transferred to the input terminal 42.
Enter from. If the pulse voltage of this mute signal is V and the pulse width is T 2 (for example, 0.5 seconds), then T 2
>C 36 × R 40 , the voltage V 36 across the capacitor 36 is V × R 39 / (R 39 + R 40 )
only decreases. That is, the capacitor 36 is discharged by this voltage V36 during the period of the pulse signal T2 .
During this discharge time T2 , the pulse signal is applied to the resistor 41.
Since it is also supplied to the transistor 22 via
Transistor 22 is also on. When the pulse signal disappears at t 5 , the charging current flows through the capacitor 36 to the resistors 39, 40, and 41 again, the transistor 22 continues to be turned on, and at t 6 , the charging current flows through the resistors 39, 40, and 41, and the capacitor 3
Muting continues until charging of 6 is completed. At this time, the muting time T 3 from t 4 to t 6 consists of the capacitor 36 and the resistors 39, 40, 4
Defined by a value of 1.

つぎに、t7時に電源スイツチ2を開くと、第1
のスイツチング回路13のコンデンサ18は抵抗
19との時定数による時間T4で急激に放電する。
ここで電源周波数50Hzのとき、トランジスタ2
1が15〜20msec以内でオフするように、時定数
を設定する。このトランジスタ21のt8時のオフ
で、コンデンサ44やチユーナからの放電電荷が
抵抗38,40,41を通して流れ、t8時にトラ
ンジスタ22をオンし、さらにトランジスタ2
3,24,25をオンするので、このt8時にミユ
ーテイングが開始する。同時にコンデンサ36の
両端の電圧は抵抗38の両端の電圧まで低下す
る。人間が電源スイツチ2をオン、オフする時間
をT5とした場合において、C36×R38<T5で、か
つR38≪R39、R38≪(R40+R41)を設定すると、
電源スイツチ2を何回かオン、オフ繰返してもミ
ユーテイング時間はほとんど変化しない。ミユー
テイングの開始したt8時後も、コンデンサ44が
放電を続けるので、そのときの放電電荷でトラン
ジスタ22のオン状態を継続させる。なお、ダイ
オード11がないと、コンデンサ44はチユーナ
端子10へも放電して急激な電圧変化が生じ、こ
れがミユーテイング解除のときにオーデイオ出力
端子34,35に直流のレベルシフトを生じ、ホ
ツプ音の発生原因となる。そこで、ダイオード1
1を挿入してチユーナ端子10への逆流を防止す
るとともに、むしろチユーナ側からの放電電流を
流し込んで、コンデンサ44の電圧変化をゆるや
かにする。そして、t9時に至り、制御トランジス
タ22がオフすると、トランジスタ23、24,
25も次々とオフしミユーテイングを停止させ
る。
Next, when power switch 2 is opened at t 7 , the first
The capacitor 18 of the switching circuit 13 is rapidly discharged at a time T4 due to the time constant of the resistor 19.
Here, when the power supply frequency is 50Hz, transistor 2
Set the time constant so that 1 turns off within 15 to 20 msec. When this transistor 21 is turned off at time t8 , discharged charges from the capacitor 44 and the tuner flow through the resistors 38, 40, and 41, turning on the transistor 22 at time t8 , and further turning on the transistor 22.
Since signals 3, 24, and 25 are turned on, muting starts at t8 . At the same time, the voltage across capacitor 36 drops to the voltage across resistor 38. When the time for a human to turn on and off the power switch 2 is T 5 , if C 36 × R 38 < T 5 and R 38 ≪ R 39 and R 38 ≪ (R 40 + R 41 ) are set, then
Even if the power switch 2 is turned on and off several times, the muting time hardly changes. Since the capacitor 44 continues to discharge even after t8 hours when muting has started, the discharged charge at that time keeps the transistor 22 in the on state. Note that without the diode 11, the capacitor 44 would also discharge to the tuner terminal 10, causing a sudden voltage change, which would cause a DC level shift at the audio output terminals 34, 35 when muting is released, causing a hop sound. Cause. Therefore, diode 1
1 is inserted to prevent backflow to the tuner terminal 10, and rather allows a discharge current to flow from the tuner side, thereby slowing down the voltage change of the capacitor 44. Then, at time t9 , when the control transistor 22 is turned off, the transistors 23, 24,
25 is also turned off one after another to stop the mutating.

本考案は上述のように構成したので、特に電源
スイツチのオン、オフ時にも充分なミユーテイン
グがかけられ、電源スイツチのオン、オフ時のノ
イズを充分除去できる。また、電源スイツチのオ
ン、オフを短時間で繰返してもその都度コンデン
サを放電せしめることによりミユーテイング時間
はほとんど変化がない。しかも、ミユート信号に
よるミユーテイング時間よりも電源スイツチのオ
ン、オフ時のミユーテイング時間を長く設定する
ことも簡単に可能である。さらに回路も簡単に構
成できるものである。
Since the present invention is constructed as described above, sufficient muting is applied particularly when the power switch is turned on and off, and noise when the power switch is turned on and off can be sufficiently eliminated. Further, even if the power switch is turned on and off repeatedly in a short period of time, the muting time hardly changes because the capacitor is discharged each time. Moreover, it is also possible to easily set the muting time when the power switch is turned on and off to be longer than the muting time using the muting signal. Furthermore, the circuit can be easily constructed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案によるミユーテイング回路の一
実施例を示す電気回路図、第2図は各部の出力波
形図である。 2……電源スイツチ、13……第1のスイツチ
ング回路、14……時定数回路、15……第2の
スイツチング回路、18……コンデンサ、19…
…抵抗、21……トランジスタ、22……制御ト
ランジスタ、23……主トランジスタ、24,2
5……トランジスタ、30,31……オーデイオ
入力端子、34,35……オーデイオ出力端子、
36……コンデンサ、37……ダイオード、3
8,39,40,41……第1、第2、第3、第
4抵抗、42……ミユート信号入力端子。
FIG. 1 is an electric circuit diagram showing an embodiment of a muting circuit according to the present invention, and FIG. 2 is an output waveform diagram of each part. 2...Power switch, 13...First switching circuit, 14...Time constant circuit, 15...Second switching circuit, 18...Capacitor, 19...
...Resistor, 21...Transistor, 22...Control transistor, 23...Main transistor, 24,2
5...Transistor, 30, 31...Audio input terminal, 34,35...Audio output terminal,
36... Capacitor, 37... Diode, 3
8, 39, 40, 41...first, second, third, fourth resistor, 42...mute signal input terminal.

Claims (1)

【実用新案登録請求の範囲】 電源スイツチのオン時には所定時間で充電し、
オフ時には抵抗を介して急激に放電する充放電回
路と、この充放電回路でオン、オフ制御されるト
ランジスタとからなる第1のスイツチング回路
と、 1つのコンデンサと4つの抵抗と1つのダイオ
ードからなり、コンデンサと第2の抵抗とを電源
とアース間に直列の挿入し、コンデンサと並列に
第1抵抗とダイオードの直列回路を接続し、この
第1抵抗とダイオードの接続点に第1スイツチン
グ回路を接続し、前記コンデンサと第2抵抗の接
続点に第3、第4抵抗の直列回路を介して第2ス
イツチング回路を接続し、これら第3、第4抵抗
の接続点にミユート入力端子を接続してなる時定
数回路と、 前記時定数回路の出力でオン、オフ制御される
制御トランジスタと、この制御トランジスタでオ
ン、オフ制御される主トランジスタと、この主ト
ランジスタでオン、オフ制御されて、オーデイオ
入力端子を接地か出力端子かのいずれかに結合す
るトランジスタとからなる第2のスイツチング回
路とを具備してなることを特徴とするミユーテイ
ング回路。
[Scope of utility model registration claim] When the power switch is turned on, the battery is charged for a specified period of time,
The first switching circuit consists of a charging/discharging circuit that rapidly discharges through a resistor when off, a transistor that is controlled to turn on and off by this charging/discharging circuit, one capacitor, four resistors, and one diode. , a capacitor and a second resistor are inserted in series between the power supply and the ground, a series circuit of the first resistor and a diode is connected in parallel with the capacitor, and a first switching circuit is connected to the connection point of the first resistor and the diode. A second switching circuit is connected to the connection point between the capacitor and the second resistor via a series circuit of third and fourth resistors, and a mute input terminal is connected to the connection point between the third and fourth resistors. a control transistor that is controlled on and off by the output of the time constant circuit, a main transistor that is controlled on and off by this control transistor, and an audio signal that is controlled on and off by this main transistor. 1. A muting circuit comprising: a second switching circuit comprising a transistor that couples an input terminal to either ground or an output terminal.
JP310482U 1982-01-13 1982-01-13 Muting circuit Granted JPS58107608U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP310482U JPS58107608U (en) 1982-01-13 1982-01-13 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP310482U JPS58107608U (en) 1982-01-13 1982-01-13 Muting circuit

Publications (2)

Publication Number Publication Date
JPS58107608U JPS58107608U (en) 1983-07-22
JPH024497Y2 true JPH024497Y2 (en) 1990-02-02

Family

ID=30016055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP310482U Granted JPS58107608U (en) 1982-01-13 1982-01-13 Muting circuit

Country Status (1)

Country Link
JP (1) JPS58107608U (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837211U (en) * 1981-08-31 1983-03-10 三洋電機株式会社 Muting circuit

Also Published As

Publication number Publication date
JPS58107608U (en) 1983-07-22

Similar Documents

Publication Publication Date Title
US3992585A (en) Self-energizing electrostatic loudspeaker system
JPS6360634B2 (en)
JPH024497Y2 (en)
US5038080A (en) Electric flash apparatus
JPS6122345Y2 (en)
JPS6130344Y2 (en)
JPS642247Y2 (en)
JPS5931046Y2 (en) Muting circuit
KR910001584Y1 (en) Muting circuit for television power amp
JPS5847455Y2 (en) automatic power off device
JPS6029240Y2 (en) Transistor drive circuit
JPS6128431Y2 (en)
JP3203922B2 (en) DC power supply
JPS5837135Y2 (en) Muting signal generation circuit
JPS6025152Y2 (en) muting circuit
JPS581000Y2 (en) Receiver for diversity antenna
JPS631588Y2 (en)
KR860002294Y1 (en) Radio circuit of power supply at the end of broadcasting signal
JPS643250Y2 (en)
JPH0528808Y2 (en)
JPS6134764Y2 (en)
JPH0138995Y2 (en)
JPS5939758B2 (en) chime sound generator
JPS6112581Y2 (en)
JPH0546338Y2 (en)