JPH024498Y2 - - Google Patents

Info

Publication number
JPH024498Y2
JPH024498Y2 JP1982065128U JP6512882U JPH024498Y2 JP H024498 Y2 JPH024498 Y2 JP H024498Y2 JP 1982065128 U JP1982065128 U JP 1982065128U JP 6512882 U JP6512882 U JP 6512882U JP H024498 Y2 JPH024498 Y2 JP H024498Y2
Authority
JP
Japan
Prior art keywords
muting
switch
capacitor
time constant
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982065128U
Other languages
Japanese (ja)
Other versions
JPS58169708U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6512882U priority Critical patent/JPS58169708U/en
Publication of JPS58169708U publication Critical patent/JPS58169708U/en
Application granted granted Critical
Publication of JPH024498Y2 publication Critical patent/JPH024498Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は、ミユーテイング回路の改良に係り、
特に複数の時間の異るミユーテイングを行うに適
したミユーテイング回路を提供せんとするもので
ある。
[Detailed description of the invention] The present invention relates to the improvement of a muting circuit,
In particular, it is an object of the present invention to provide a muting circuit suitable for performing muting at a plurality of different times.

音響装置においては、各種スイツチの切換時に
雑音が発生するのを防止する為にミユーテイング
回路が設けられている。第1図は、その一例を示
すもので、前段増幅器1、ボリユーム2、主増幅
器3及びスピーカ4から成る信号増幅系路に対
し、ミユーテイングトランジスタ5のコレクタ・
エミツタ路がシヤフト接続されており、前記ミユ
ーテイングトランジスタ5のベースにミユーテイ
ング信号発生部6からの制御信号を印加すること
によりミユーテイングを行つて雑音発生の防止を
計つている。しかして、前記ミユーテイング信号
発生部6は、例えば電源スイツチに連動して作動
する第1スイツチ7と、フアンクシヨン切換スイ
ツチに連動して作動する第2スイツチ8と、チユ
ーナのバンド切換スイツチに連動して作動する第
3スイツチ9との3つのスイツチの作動に応じて
制御信号を発生する様に成されている。ところ
で、前記電源スイツチやフアンクシヨン切換スイ
ツチやバンド切換スイツチの操作時に発生する雑
音の継続期間は、それぞれ大巾に異る。従つて、
前記雑音の発生を防止する為には、雑音の継続期
間に応じたミユーテイングを行なわなければなら
ない。しかして従来は、前記ミユーテイング信号
発生部として、前記3つのスイツチに対応する回
路を互いに独立に設け、前記ミユーテイングトラ
ンジスタ5を駆動していたので、回路構成が複雑
となりコストの上昇を招くという欠点を有してい
た。
In audio equipment, a muting circuit is provided to prevent noise from being generated when various switches are switched. FIG. 1 shows an example of this, in which a signal amplification system consisting of a preamplifier 1, a volume 2, a main amplifier 3, and a speaker 4 is connected to
The emitter path is shaft-connected, and by applying a control signal from a muting signal generator 6 to the base of the muting transistor 5, muting is performed to prevent noise generation. The muting signal generator 6 operates in conjunction with, for example, a first switch 7 that operates in conjunction with a power switch, a second switch 8 that operates in conjunction with a function changeover switch, and a band changeover switch of a tuner. The control signal is generated in response to the operation of the three switches including the third switch 9 which is activated. Incidentally, the duration of noise generated when the power switch, function changeover switch, or band changeover switch is operated varies widely. Therefore,
In order to prevent the noise from occurring, muting must be performed in accordance with the duration of the noise. Conventionally, however, circuits corresponding to the three switches were provided independently as the muting signal generating section to drive the muting transistor 5, which resulted in a disadvantage that the circuit configuration became complicated and the cost increased. It had

本考案は、上述の点に鑑み成されたもので、以
下実施例に基き図面を参照しながら説明する。第
2図は本考案の一実施例を示すもので、10は電
源スイツチに逆方向に連動してオン・オフする常
閉の第1スイツチ11と、該第1スイツチ11に
並列接続された第1コンデンサ12と、該第1コ
ンデンサ12を充電する為の第1抵抗13とから
成る第1時定数回路、14はフアクシヨン切換ス
イツチの操作に応じて瞬間的にオンとなる第2ス
イツチ15と、該第2スイツチ15に並列接続さ
れた第2コンデンサ16と、該第2コンデンサ1
6を充電する為の第2抵抗17とから成る第2時
定数回路、18はバンド切換スイツチの操作に応
じて瞬間的にオンとなる第3スイツチ19と、該
第3スイツチ19に並列接続された第3コンデン
サ20と、該第3コンデンサ20を充電する為の
第3抵抗21とから成る第3時定数回路、22は
PNP型の駆動トランジスタ、23はカソードが
第1時定数回路10に、アノードが抵抗24を介
して前記駆動トランジスタ22のベースに接続さ
れた第1分離ダイオード、25はカソード第2時
定数回路14に、アノードが前記第1分離ダイオ
ード23のアノードに接続された第2分離ダイオ
ード、26はカソードが第3時定数回路18に、
アノードが前記第1分離ダイオード23のアノー
ドに接続された第3分離ダイオード、及び27は
前記駆動トランジスタ22によつて駆動されるミ
ユーテイングトランジスタである。
The present invention has been developed in view of the above points, and will be described below based on embodiments with reference to the drawings. FIG. 2 shows an embodiment of the present invention, in which reference numeral 10 denotes a normally closed first switch 11 that is turned on and off in conjunction with the power switch in the opposite direction, and a first switch 11 connected in parallel to the first switch 11. 1 capacitor 12 and a first resistor 13 for charging the first capacitor 12; 14 is a second switch 15 that is momentarily turned on in response to operation of a function changeover switch; a second capacitor 16 connected in parallel to the second switch 15; and a second capacitor 16 connected in parallel to the second switch 15.
A second time constant circuit 18 is connected in parallel to a third switch 19 which is momentarily turned on in response to the operation of the band changeover switch. A third time constant circuit 22 includes a third capacitor 20 and a third resistor 21 for charging the third capacitor 20.
A PNP type drive transistor, 23 is a first isolation diode whose cathode is connected to the first time constant circuit 10 and an anode is connected to the base of the drive transistor 22 via a resistor 24; 25 is a cathode connected to the second time constant circuit 14; , a second isolation diode whose anode is connected to the anode of the first isolation diode 23; 26 has a cathode connected to the third time constant circuit 18 ;
a third isolation diode whose anode is connected to the anode of the first isolation diode 23; and 27 a muting transistor driven by the drive transistor 22;

次に動作を説明する。まず、電源が投入される
以前においては、電源端子28に電源電圧が印加
されておらず、第1、第2及び第3コンデンサ1
2,16及び20は完全放電状態にある。その状
態で電源スイツチを投入すると、駆動トランジス
タ22のエミツタ電圧が上昇し、該駆動トランジ
スタ22が直ちにオンとなり、それに応じてミユ
ーテイングトランジスタ27がオンし、ミユーテ
イングが開始される。その際、第1スイツチ11
は前記電源スイツチをオンすることによりオフと
なるので、第1コンデンサ12の充電は、前記第
1スイツチ11がオフした直後から開始される。
また、第2及び第3コンデンサ16及び20は、
電源スイツチの投入直後から充電され始める。一
般的に、電源投入時の雑音発生期間は長く、それ
に対し、フアクシヨン切換時の雑音発生期間は短
く、バンド切換時のそれは更に短かい。従つて、
第1、第2及び第3コンデンサ12,16及び2
0の充電時定数は、雑音発生期間に対応して互い
に異る値とされている。第1、第2及び第3時定
数回路1014及び18は、駆動トランジスタ
22に対して並列に接続されており、かつ第1、
第2及び第3分離ダイオード23,25及び26
を備えるので、充電時定数の短い第2コンデンサ
16や第3コンデンサ20の充電が完了しても、
第1コンデンサ12の充電が完了しない限り、駆
動トランジスタ22及びミユーテイングトランジ
スタ27はオンし続ける。
Next, the operation will be explained. First, before the power is turned on, no power supply voltage is applied to the power supply terminal 28, and the first, second, and third capacitors 1
2, 16 and 20 are in a fully discharged state. When the power switch is turned on in this state, the emitter voltage of the drive transistor 22 rises, the drive transistor 22 is immediately turned on, and the muting transistor 27 is accordingly turned on to start mutating. At that time, the first switch 11
is turned off by turning on the power switch, so charging of the first capacitor 12 starts immediately after the first switch 11 is turned off.
Further, the second and third capacitors 16 and 20 are
Charging begins immediately after the power switch is turned on. Generally, the period of noise generation when the power is turned on is long, whereas the period of noise generation when switching functions is short, and the period of noise generation when switching bands is even shorter. Therefore,
First, second and third capacitors 12, 16 and 2
The charging time constant of 0 has different values depending on the noise generation period. The first, second and third time constant circuits 10 , 14 and 18 are connected in parallel to the drive transistor 22, and
Second and third isolation diodes 23, 25 and 26
Even if the second capacitor 16 and the third capacitor 20, which have short charging time constants, are completely charged,
The driving transistor 22 and muting transistor 27 continue to be turned on until the charging of the first capacitor 12 is completed.

しかして、時間が経過して第1コンデンサ12
の充電が進み、該第1コンデンサ12の端子電圧
が所定レベルLに達すると、第1分離ダイオード
23及び駆動トランジスタ22がオフとなり、そ
れに応じてミユーテイングトランジスタ27もオ
フとなつてミユーテイングが解除され、信号路を
信号が通過する様になる。第3図イは、第1コン
デンサ12の端子電圧を示すもので、時刻t1に電
源スイツチが投入され、時刻t2で駆動トランジス
タがオンする所定レベルL迄前記端子電圧が上昇
することを示している。従つて、ミユーテイング
トランジスタ27のベース電圧は第3図ロの如く
なり、比較的長いミユーテイング期間T1を得る
ことが出来る。
However, as time passes, the first capacitor 12
When the charging progresses and the terminal voltage of the first capacitor 12 reaches a predetermined level L, the first isolation diode 23 and the drive transistor 22 are turned off, and the muting transistor 27 is also turned off accordingly, and the muting is canceled. , the signal will pass through the signal path. Figure 3A shows the terminal voltage of the first capacitor 12, and shows that the power switch is turned on at time t1 and the terminal voltage rises to a predetermined level L at which the drive transistor is turned on at time t2 . ing. Therefore, the base voltage of the muting transistor 27 becomes as shown in FIG. 3B, and a relatively long muting period T1 can be obtained.

定常状態においては、第1、第2及び第3コン
デンサ12,16及び20が完全充電状態にあ
り、駆動トランジスタ22及びミユーテイングト
ランジスタ27はオフ状態を保つている。しかし
て、時刻t3にフアンクシヨン切換スイツチを操作
したとすれば、第2スイツチ15が瞬間的にオン
し、第2コンデンサ16の電荷を瞬時に放電す
る。その為、フアンクシヨン切換スイツチを操作
すと同時に、駆動トランジスタ22及びミユーテ
イングトランジスタ27がオンしミユーテイング
状態となる。第2スイツチ15はオンした後直ち
にオフとなるので、その時点から第2抵抗17に
よる第2抵抗17による第2コンデンサ16の充
電が開始される。前記第2コンデンサ16の充電
が進み時刻t4となつてその端子電圧が所定レベル
Lに達すると、駆動トランジスタ22及びミユー
テイングトランジスタ27がオフとなりミユーテ
イングが完了する。第3図ハは、第2コンデンサ
16の端子電圧を、第3図ニはミユーテイングト
ランジスタ27のベース電圧を示すものであり、
図から明らかな如く、ミユーテイング期間はT2
となる。
In the steady state, the first, second, and third capacitors 12, 16, and 20 are fully charged, and the driving transistor 22 and muting transistor 27 remain off. If the function changeover switch is operated at time t3 , the second switch 15 is turned on instantaneously, and the charge in the second capacitor 16 is instantaneously discharged. Therefore, at the same time as the function changeover switch is operated, the drive transistor 22 and the muting transistor 27 are turned on to enter the muting state. Since the second switch 15 is turned off immediately after being turned on, charging of the second capacitor 16 by the second resistor 17 starts from that point. When the charging of the second capacitor 16 progresses and its terminal voltage reaches a predetermined level L at time t4 , the drive transistor 22 and the mutating transistor 27 are turned off and mutating is completed. 3C shows the terminal voltage of the second capacitor 16, and FIG. 3D shows the base voltage of the muting transistor 27.
As is clear from the figure, the muting period is T 2
becomes.

バンド切換スイツチの操作時においては、第3
スイツチ19が作動し、第3時定数回路18の時
定数で定まるミユーテイング期間T3を得ること
が出来るが、その動作については、フアンクシヨ
ン切換スイツチの操作時と同一でであるから説明
は省略する。
When operating the band selector switch, the third
The switch 19 is activated and a muting period T3 determined by the time constant of the third time constant circuit 18 can be obtained, but its operation is the same as the operation of the function changeover switch, so a description thereof will be omitted.

以上に述べた如く、本考案に依れば、電源投入
時におけるミユーテイング期間を設定する為の第
1の時定数回路と、電源投入以外の動作切換時に
おけるミユーテイング期間を設定する為の第2の
時定数回路とを独立して設けると共に、前記第1
及び第2の時定数回路により単一の駆動トランジ
スタを制御する様にしているので、簡略化した回
路構成で、各々のミユーテイング期間を独立して
設定出来るミユーテイング回路を提供出来るとい
う利点を有する。また、本考案に依れば、電源ス
イツチの投入状態において、第1のスイツチを閉
状態にして第1の時定数回路のコンデンサを放電
する様にし、電源スイツチの投入操作が行われる
と前記コンデンサを放電する様にしているので、
前記電源スイツチが短時間に繰り返し操作されて
も設定通りのミユーテイングが確実に行われると
いう利点を有する。また、本考案に依れば、時定
数回路と駆動トランジスタとを接続する為に分離
ダイオードが設けられており、該分離ダイオード
は、時定数回路間の干渉を防止するという第1の
機能と、スレシホールドレベルの設定という第2
の機能を有するので、誤動作の無い正確なミユー
テイング回路を提供出来るという利点を有する。
As described above, according to the present invention, the first time constant circuit is used to set the muting period when the power is turned on, and the second time constant circuit is used to set the muting period when switching operations other than when the power is turned on. a time constant circuit is provided independently, and the first
Since a single drive transistor is controlled by the second time constant circuit, there is an advantage that a muting circuit that can independently set each muting period can be provided with a simplified circuit configuration. Further, according to the present invention, when the power switch is turned on, the first switch is closed to discharge the capacitor of the first time constant circuit, and when the power switch is turned on, the capacitor is discharged. Since it is designed to discharge
This has the advantage that even if the power switch is operated repeatedly in a short period of time, muting is reliably performed as set. Further, according to the present invention, a separation diode is provided to connect the time constant circuit and the drive transistor, and the separation diode has the first function of preventing interference between the time constant circuits; The second step is setting the threshold level.
This function has the advantage of providing an accurate muting circuit that does not malfunction.

尚、本考案の実施例においては、3つのミユー
テイング用途の為に、3つの時定数回路を用いる
場合について説明したが、本考案はこれに限定さ
れるものでなく、より多くの用途に利用出来るも
のである。
In the embodiment of the present invention, a case has been described in which three time constant circuits are used for three muting applications, but the present invention is not limited to this and can be used for many more applications. It is something.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、ミユーテイング回路の従来例を示す
回路ブロツク図、第2図は、本考案の一実施例を
示す回路図、及び第3図イ乃至ニは、本考案の説
明に供する為の特性図である。 主な図番の説明、101418……時定数
回路、22……駆動トランジスタ、23,25,
26……分離ダイオード。
FIG. 1 is a circuit block diagram showing a conventional example of a muting circuit, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIGS. 3A to 3D show characteristics for explaining the present invention. It is a diagram. Explanation of main figure numbers, 10 , 14 , 18 ...Time constant circuit, 22...Drive transistor, 23, 25,
26...Isolation diode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電源スイツチ及びそれ以外の切換スイツチの操
作時のミユーテイングを行う為のミユーテイング
回路であつて、信号路を通過する信号を遮断する
ミユーテイングトランジスタと、該ミユーテイン
グトランジスタを駆動する駆動トランジスタと、
前記電源スイツチに逆方向に連動して開閉する常
閉の第1のスイツチ、該第1のスイツチが閉状態
のとき放電されると共に、前記第1のスイツチが
開状態になると充電が開始される第1のコンデン
サ、及び該第1のコンデンサとの兼ね合いにより
前記第1のコンデンサの充電時定数を設定する第
1の抵抗とから成る第1の時定数回路と、前記切
換スイツチの操作に応じて瞬間的に閉成される第
2のスイツチ、該第2のスイツチが閉状態のとき
放電されると共に、前記第2のスイツチが開状態
になると充電が開始される第2のコンデンサ、及
び該第2のコンデンサとの兼ね合いにより前記第
2のコンデンサの充電時定数を設定する第2の抵
抗とから成り、前記第2のコンデンサの充電時定
数が前記第1のコンデンサの充電時定数より小と
成された第2の時定数回路とを備え、前記駆動ト
ランジスタのベースにそれぞれ分離用のダイオー
ドを介して前記第1及び第2の時定数回路を並列
に接続し、前記第1の時定数回路により電源投入
時におけるミユーテイング期間を設定すると共
に、前記第2の時定数回路により電源投入以外の
動作切換時におけるミユーテイング期間を設定す
る様にしたことを特徴とするミユーテイング回
路。
A muting circuit for performing muting during operation of a power switch and other changeover switches, comprising a muting transistor that blocks a signal passing through a signal path, and a drive transistor that drives the muting transistor.
A normally closed first switch that opens and closes in conjunction with the power switch in the opposite direction, and discharges when the first switch is closed and starts charging when the first switch opens. a first time constant circuit consisting of a first capacitor and a first resistor that sets a charging time constant of the first capacitor in consideration of the first capacitor; a second switch that is momentarily closed, a second capacitor that is discharged when the second switch is closed and starts charging when the second switch is open; and a second resistor that sets a charging time constant of the second capacitor in consideration of the second capacitor, and the charging time constant of the second capacitor is smaller than the charging time constant of the first capacitor. the first and second time constant circuits are connected in parallel to the base of the driving transistor via isolation diodes, and the first time constant circuit A muting circuit, characterized in that a muting period is set when the power is turned on, and the second time constant circuit is used to set a muting period when an operation is switched other than when the power is turned on.
JP6512882U 1982-05-04 1982-05-04 Muting circuit Granted JPS58169708U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6512882U JPS58169708U (en) 1982-05-04 1982-05-04 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6512882U JPS58169708U (en) 1982-05-04 1982-05-04 Muting circuit

Publications (2)

Publication Number Publication Date
JPS58169708U JPS58169708U (en) 1983-11-12
JPH024498Y2 true JPH024498Y2 (en) 1990-02-02

Family

ID=30075119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6512882U Granted JPS58169708U (en) 1982-05-04 1982-05-04 Muting circuit

Country Status (1)

Country Link
JP (1) JPS58169708U (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687748U (en) * 1979-12-10 1981-07-14
JPS6122345Y2 (en) * 1980-01-10 1986-07-04

Also Published As

Publication number Publication date
JPS58169708U (en) 1983-11-12

Similar Documents

Publication Publication Date Title
EP0570655B1 (en) Audio amplifier on-off control circuit
US3904975A (en) Automatic gain control circuit
US4318006A (en) Switching system
JPH024498Y2 (en)
JPH064401Y2 (en) Recording / playback switching circuit for tape recorder
US4518925A (en) Signal processing circuits
JPS5842528B2 (en) Jikiki Rokusai Seisouchi
JPS6040966Y2 (en) Tape recorder muting circuit
JPS6122345Y2 (en)
JPS5834573Y2 (en) Muting circuit
JPS628601Y2 (en)
JPS6316029Y2 (en)
JPS6112581Y2 (en)
JPH0115217Y2 (en)
US5019921A (en) Pop noise removing circuit for a double deck cassette tape recorder
JPS6312415Y2 (en)
JPH0448012Y2 (en)
JPS6025152Y2 (en) muting circuit
KR940000245Y1 (en) Malfunction prevention circuit during recording and playback on audio decks
JPH0215930B2 (en)
JPS6034093Y2 (en) Tape recorder recording switching circuit
JPS5811077Y2 (en) switching circuit
JPS604306Y2 (en) Tape recorder muting circuit
JPS6017046Y2 (en) Tape recorder muting circuit
JPH0316111Y2 (en)