JPH024498Y2 - - Google Patents
Info
- Publication number
- JPH024498Y2 JPH024498Y2 JP1982065128U JP6512882U JPH024498Y2 JP H024498 Y2 JPH024498 Y2 JP H024498Y2 JP 1982065128 U JP1982065128 U JP 1982065128U JP 6512882 U JP6512882 U JP 6512882U JP H024498 Y2 JPH024498 Y2 JP H024498Y2
- Authority
- JP
- Japan
- Prior art keywords
- muting
- switch
- capacitor
- time constant
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、ミユーテイング回路の改良に係り、
特に複数の時間の異るミユーテイングを行うに適
したミユーテイング回路を提供せんとするもので
ある。
特に複数の時間の異るミユーテイングを行うに適
したミユーテイング回路を提供せんとするもので
ある。
音響装置においては、各種スイツチの切換時に
雑音が発生するのを防止する為にミユーテイング
回路が設けられている。第１図は、その一例を示
すもので、前段増幅器１、ボリユーム２、主増幅
器３及びスピーカ４から成る信号増幅系路に対
し、ミユーテイングトランジスタ５のコレクタ・
エミツタ路がシヤフト接続されており、前記ミユ
ーテイングトランジスタ５のベースにミユーテイ
ング信号発生部６からの制御信号を印加すること
によりミユーテイングを行つて雑音発生の防止を
計つている。しかして、前記ミユーテイング信号
発生部６は、例えば電源スイツチに連動して作動
する第１スイツチ７と、フアンクシヨン切換スイ
ツチに連動して作動する第２スイツチ８と、チユ
ーナのバンド切換スイツチに連動して作動する第
３スイツチ９との３つのスイツチの作動に応じて
制御信号を発生する様に成されている。ところ
で、前記電源スイツチやフアンクシヨン切換スイ
ツチやバンド切換スイツチの操作時に発生する雑
音の継続期間は、それぞれ大巾に異る。従つて、
前記雑音の発生を防止する為には、雑音の継続期
間に応じたミユーテイングを行なわなければなら
ない。しかして従来は、前記ミユーテイング信号
発生部として、前記３つのスイツチに対応する回
路を互いに独立に設け、前記ミユーテイングトラ
ンジスタ５を駆動していたので、回路構成が複雑
となりコストの上昇を招くという欠点を有してい
た。
雑音が発生するのを防止する為にミユーテイング
回路が設けられている。第１図は、その一例を示
すもので、前段増幅器１、ボリユーム２、主増幅
器３及びスピーカ４から成る信号増幅系路に対
し、ミユーテイングトランジスタ５のコレクタ・
エミツタ路がシヤフト接続されており、前記ミユ
ーテイングトランジスタ５のベースにミユーテイ
ング信号発生部６からの制御信号を印加すること
によりミユーテイングを行つて雑音発生の防止を
計つている。しかして、前記ミユーテイング信号
発生部６は、例えば電源スイツチに連動して作動
する第１スイツチ７と、フアンクシヨン切換スイ
ツチに連動して作動する第２スイツチ８と、チユ
ーナのバンド切換スイツチに連動して作動する第
３スイツチ９との３つのスイツチの作動に応じて
制御信号を発生する様に成されている。ところ
で、前記電源スイツチやフアンクシヨン切換スイ
ツチやバンド切換スイツチの操作時に発生する雑
音の継続期間は、それぞれ大巾に異る。従つて、
前記雑音の発生を防止する為には、雑音の継続期
間に応じたミユーテイングを行なわなければなら
ない。しかして従来は、前記ミユーテイング信号
発生部として、前記３つのスイツチに対応する回
路を互いに独立に設け、前記ミユーテイングトラ
ンジスタ５を駆動していたので、回路構成が複雑
となりコストの上昇を招くという欠点を有してい
た。
本考案は、上述の点に鑑み成されたもので、以
下実施例に基き図面を参照しながら説明する。第
２図は本考案の一実施例を示すもので、１０は電
源スイツチに逆方向に連動してオン・オフする常
閉の第１スイツチ１１と、該第１スイツチ１１に
並列接続された第１コンデンサ１２と、該第１コ
ンデンサ１２を充電する為の第１抵抗１３とから
成る第１時定数回路、１４はフアクシヨン切換ス
イツチの操作に応じて瞬間的にオンとなる第２ス
イツチ１５と、該第２スイツチ１５に並列接続さ
れた第２コンデンサ１６と、該第２コンデンサ１
６を充電する為の第２抵抗１７とから成る第２時
定数回路、１８はバンド切換スイツチの操作に応
じて瞬間的にオンとなる第３スイツチ１９と、該
第３スイツチ１９に並列接続された第３コンデン
サ２０と、該第３コンデンサ２０を充電する為の
第３抵抗２１とから成る第３時定数回路、２２は
PNP型の駆動トランジスタ、２３はカソードが
第１時定数回路１０に、アノードが抵抗２４を介
して前記駆動トランジスタ２２のベースに接続さ
れた第１分離ダイオード、２５はカソード第２時
定数回路１４に、アノードが前記第１分離ダイオ
ード２３のアノードに接続された第２分離ダイオ
ード、２６はカソードが第３時定数回路１８に、
アノードが前記第１分離ダイオード２３のアノー
ドに接続された第３分離ダイオード、及び２７は
前記駆動トランジスタ２２によつて駆動されるミ
ユーテイングトランジスタである。
下実施例に基き図面を参照しながら説明する。第
２図は本考案の一実施例を示すもので、１０は電
源スイツチに逆方向に連動してオン・オフする常
閉の第１スイツチ１１と、該第１スイツチ１１に
並列接続された第１コンデンサ１２と、該第１コ
ンデンサ１２を充電する為の第１抵抗１３とから
成る第１時定数回路、１４はフアクシヨン切換ス
イツチの操作に応じて瞬間的にオンとなる第２ス
イツチ１５と、該第２スイツチ１５に並列接続さ
れた第２コンデンサ１６と、該第２コンデンサ１
６を充電する為の第２抵抗１７とから成る第２時
定数回路、１８はバンド切換スイツチの操作に応
じて瞬間的にオンとなる第３スイツチ１９と、該
第３スイツチ１９に並列接続された第３コンデン
サ２０と、該第３コンデンサ２０を充電する為の
第３抵抗２１とから成る第３時定数回路、２２は
PNP型の駆動トランジスタ、２３はカソードが
第１時定数回路１０に、アノードが抵抗２４を介
して前記駆動トランジスタ２２のベースに接続さ
れた第１分離ダイオード、２５はカソード第２時
定数回路１４に、アノードが前記第１分離ダイオ
ード２３のアノードに接続された第２分離ダイオ
ード、２６はカソードが第３時定数回路１８に、
アノードが前記第１分離ダイオード２３のアノー
ドに接続された第３分離ダイオード、及び２７は
前記駆動トランジスタ２２によつて駆動されるミ
ユーテイングトランジスタである。
次に動作を説明する。まず、電源が投入される
以前においては、電源端子２８に電源電圧が印加
されておらず、第１、第２及び第３コンデンサ１
２，１６及び２０は完全放電状態にある。その状
態で電源スイツチを投入すると、駆動トランジス
タ２２のエミツタ電圧が上昇し、該駆動トランジ
スタ２２が直ちにオンとなり、それに応じてミユ
ーテイングトランジスタ２７がオンし、ミユーテ
イングが開始される。その際、第１スイツチ１１
は前記電源スイツチをオンすることによりオフと
なるので、第１コンデンサ１２の充電は、前記第
１スイツチ１１がオフした直後から開始される。
また、第２及び第３コンデンサ１６及び２０は、
電源スイツチの投入直後から充電され始める。一
般的に、電源投入時の雑音発生期間は長く、それ
に対し、フアクシヨン切換時の雑音発生期間は短
く、バンド切換時のそれは更に短かい。従つて、
第１、第２及び第３コンデンサ１２，１６及び２
０の充電時定数は、雑音発生期間に対応して互い
に異る値とされている。第１、第２及び第３時定
数回路１０，１４及び１８は、駆動トランジスタ
２２に対して並列に接続されており、かつ第１、
第２及び第３分離ダイオード２３，２５及び２６
を備えるので、充電時定数の短い第２コンデンサ
１６や第３コンデンサ２０の充電が完了しても、
第１コンデンサ１２の充電が完了しない限り、駆
動トランジスタ２２及びミユーテイングトランジ
スタ２７はオンし続ける。
以前においては、電源端子２８に電源電圧が印加
されておらず、第１、第２及び第３コンデンサ１
２，１６及び２０は完全放電状態にある。その状
態で電源スイツチを投入すると、駆動トランジス
タ２２のエミツタ電圧が上昇し、該駆動トランジ
スタ２２が直ちにオンとなり、それに応じてミユ
ーテイングトランジスタ２７がオンし、ミユーテ
イングが開始される。その際、第１スイツチ１１
は前記電源スイツチをオンすることによりオフと
なるので、第１コンデンサ１２の充電は、前記第
１スイツチ１１がオフした直後から開始される。
また、第２及び第３コンデンサ１６及び２０は、
電源スイツチの投入直後から充電され始める。一
般的に、電源投入時の雑音発生期間は長く、それ
に対し、フアクシヨン切換時の雑音発生期間は短
く、バンド切換時のそれは更に短かい。従つて、
第１、第２及び第３コンデンサ１２，１６及び２
０の充電時定数は、雑音発生期間に対応して互い
に異る値とされている。第１、第２及び第３時定
数回路１０，１４及び１８は、駆動トランジスタ
２２に対して並列に接続されており、かつ第１、
第２及び第３分離ダイオード２３，２５及び２６
を備えるので、充電時定数の短い第２コンデンサ
１６や第３コンデンサ２０の充電が完了しても、
第１コンデンサ１２の充電が完了しない限り、駆
動トランジスタ２２及びミユーテイングトランジ
スタ２７はオンし続ける。
しかして、時間が経過して第１コンデンサ１２
の充電が進み、該第１コンデンサ１２の端子電圧
が所定レベルＬに達すると、第１分離ダイオード
２３及び駆動トランジスタ２２がオフとなり、そ
れに応じてミユーテイングトランジスタ２７もオ
フとなつてミユーテイングが解除され、信号路を
信号が通過する様になる。第３図イは、第１コン
デンサ１２の端子電圧を示すもので、時刻t1に電
源スイツチが投入され、時刻t2で駆動トランジス
タがオンする所定レベルＬ迄前記端子電圧が上昇
することを示している。従つて、ミユーテイング
トランジスタ２７のベース電圧は第３図ロの如く
なり、比較的長いミユーテイング期間T1を得る
ことが出来る。
の充電が進み、該第１コンデンサ１２の端子電圧
が所定レベルＬに達すると、第１分離ダイオード
２３及び駆動トランジスタ２２がオフとなり、そ
れに応じてミユーテイングトランジスタ２７もオ
フとなつてミユーテイングが解除され、信号路を
信号が通過する様になる。第３図イは、第１コン
デンサ１２の端子電圧を示すもので、時刻t1に電
源スイツチが投入され、時刻t2で駆動トランジス
タがオンする所定レベルＬ迄前記端子電圧が上昇
することを示している。従つて、ミユーテイング
トランジスタ２７のベース電圧は第３図ロの如く
なり、比較的長いミユーテイング期間T1を得る
ことが出来る。
定常状態においては、第１、第２及び第３コン
デンサ１２，１６及び２０が完全充電状態にあ
り、駆動トランジスタ２２及びミユーテイングト
ランジスタ２７はオフ状態を保つている。しかし
て、時刻t3にフアンクシヨン切換スイツチを操作
したとすれば、第２スイツチ１５が瞬間的にオン
し、第２コンデンサ１６の電荷を瞬時に放電す
る。その為、フアンクシヨン切換スイツチを操作
すと同時に、駆動トランジスタ２２及びミユーテ
イングトランジスタ２７がオンしミユーテイング
状態となる。第２スイツチ１５はオンした後直ち
にオフとなるので、その時点から第２抵抗１７に
よる第２抵抗１７による第２コンデンサ１６の充
電が開始される。前記第２コンデンサ１６の充電
が進み時刻t4となつてその端子電圧が所定レベル
Ｌに達すると、駆動トランジスタ２２及びミユー
テイングトランジスタ２７がオフとなりミユーテ
イングが完了する。第３図ハは、第２コンデンサ
１６の端子電圧を、第３図ニはミユーテイングト
ランジスタ２７のベース電圧を示すものであり、
図から明らかな如く、ミユーテイング期間はT2
となる。
デンサ１２，１６及び２０が完全充電状態にあ
り、駆動トランジスタ２２及びミユーテイングト
ランジスタ２７はオフ状態を保つている。しかし
て、時刻t3にフアンクシヨン切換スイツチを操作
したとすれば、第２スイツチ１５が瞬間的にオン
し、第２コンデンサ１６の電荷を瞬時に放電す
る。その為、フアンクシヨン切換スイツチを操作
すと同時に、駆動トランジスタ２２及びミユーテ
イングトランジスタ２７がオンしミユーテイング
状態となる。第２スイツチ１５はオンした後直ち
にオフとなるので、その時点から第２抵抗１７に
よる第２抵抗１７による第２コンデンサ１６の充
電が開始される。前記第２コンデンサ１６の充電
が進み時刻t4となつてその端子電圧が所定レベル
Ｌに達すると、駆動トランジスタ２２及びミユー
テイングトランジスタ２７がオフとなりミユーテ
イングが完了する。第３図ハは、第２コンデンサ
１６の端子電圧を、第３図ニはミユーテイングト
ランジスタ２７のベース電圧を示すものであり、
図から明らかな如く、ミユーテイング期間はT2
となる。
バンド切換スイツチの操作時においては、第３
スイツチ１９が作動し、第３時定数回路１８の時
定数で定まるミユーテイング期間T3を得ること
が出来るが、その動作については、フアンクシヨ
ン切換スイツチの操作時と同一でであるから説明
は省略する。
スイツチ１９が作動し、第３時定数回路１８の時
定数で定まるミユーテイング期間T3を得ること
が出来るが、その動作については、フアンクシヨ
ン切換スイツチの操作時と同一でであるから説明
は省略する。
以上に述べた如く、本考案に依れば、電源投入
時におけるミユーテイング期間を設定する為の第
１の時定数回路と、電源投入以外の動作切換時に
おけるミユーテイング期間を設定する為の第２の
時定数回路とを独立して設けると共に、前記第１
及び第２の時定数回路により単一の駆動トランジ
スタを制御する様にしているので、簡略化した回
路構成で、各々のミユーテイング期間を独立して
設定出来るミユーテイング回路を提供出来るとい
う利点を有する。また、本考案に依れば、電源ス
イツチの投入状態において、第１のスイツチを閉
状態にして第１の時定数回路のコンデンサを放電
する様にし、電源スイツチの投入操作が行われる
と前記コンデンサを放電する様にしているので、
前記電源スイツチが短時間に繰り返し操作されて
も設定通りのミユーテイングが確実に行われると
いう利点を有する。また、本考案に依れば、時定
数回路と駆動トランジスタとを接続する為に分離
ダイオードが設けられており、該分離ダイオード
は、時定数回路間の干渉を防止するという第１の
機能と、スレシホールドレベルの設定という第２
の機能を有するので、誤動作の無い正確なミユー
テイング回路を提供出来るという利点を有する。
時におけるミユーテイング期間を設定する為の第
１の時定数回路と、電源投入以外の動作切換時に
おけるミユーテイング期間を設定する為の第２の
時定数回路とを独立して設けると共に、前記第１
及び第２の時定数回路により単一の駆動トランジ
スタを制御する様にしているので、簡略化した回
路構成で、各々のミユーテイング期間を独立して
設定出来るミユーテイング回路を提供出来るとい
う利点を有する。また、本考案に依れば、電源ス
イツチの投入状態において、第１のスイツチを閉
状態にして第１の時定数回路のコンデンサを放電
する様にし、電源スイツチの投入操作が行われる
と前記コンデンサを放電する様にしているので、
前記電源スイツチが短時間に繰り返し操作されて
も設定通りのミユーテイングが確実に行われると
いう利点を有する。また、本考案に依れば、時定
数回路と駆動トランジスタとを接続する為に分離
ダイオードが設けられており、該分離ダイオード
は、時定数回路間の干渉を防止するという第１の
機能と、スレシホールドレベルの設定という第２
の機能を有するので、誤動作の無い正確なミユー
テイング回路を提供出来るという利点を有する。
尚、本考案の実施例においては、３つのミユー
テイング用途の為に、３つの時定数回路を用いる
場合について説明したが、本考案はこれに限定さ
れるものでなく、より多くの用途に利用出来るも
のである。
テイング用途の為に、３つの時定数回路を用いる
場合について説明したが、本考案はこれに限定さ
れるものでなく、より多くの用途に利用出来るも
のである。
第１図は、ミユーテイング回路の従来例を示す
回路ブロツク図、第２図は、本考案の一実施例を
示す回路図、及び第３図イ乃至ニは、本考案の説
明に供する為の特性図である。 主な図番の説明、１０，１４，１８……時定数
回路、２２……駆動トランジスタ、２３，２５，
２６……分離ダイオード。
回路ブロツク図、第２図は、本考案の一実施例を
示す回路図、及び第３図イ乃至ニは、本考案の説
明に供する為の特性図である。 主な図番の説明、１０，１４，１８……時定数
回路、２２……駆動トランジスタ、２３，２５，
２６……分離ダイオード。
Claims (1)
- 電源スイツチ及びそれ以外の切換スイツチの操
作時のミユーテイングを行う為のミユーテイング
回路であつて、信号路を通過する信号を遮断する
ミユーテイングトランジスタと、該ミユーテイン
グトランジスタを駆動する駆動トランジスタと、
前記電源スイツチに逆方向に連動して開閉する常
閉の第１のスイツチ、該第１のスイツチが閉状態
のとき放電されると共に、前記第１のスイツチが
開状態になると充電が開始される第１のコンデン
サ、及び該第１のコンデンサとの兼ね合いにより
前記第１のコンデンサの充電時定数を設定する第
１の抵抗とから成る第１の時定数回路と、前記切
換スイツチの操作に応じて瞬間的に閉成される第
２のスイツチ、該第２のスイツチが閉状態のとき
放電されると共に、前記第２のスイツチが開状態
になると充電が開始される第２のコンデンサ、及
び該第２のコンデンサとの兼ね合いにより前記第
２のコンデンサの充電時定数を設定する第２の抵
抗とから成り、前記第２のコンデンサの充電時定
数が前記第１のコンデンサの充電時定数より小と
成された第２の時定数回路とを備え、前記駆動ト
ランジスタのベースにそれぞれ分離用のダイオー
ドを介して前記第１及び第２の時定数回路を並列
に接続し、前記第１の時定数回路により電源投入
時におけるミユーテイング期間を設定すると共
に、前記第２の時定数回路により電源投入以外の
動作切換時におけるミユーテイング期間を設定す
る様にしたことを特徴とするミユーテイング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6512882U JPS58169708U (ja) | 1982-05-04 | 1982-05-04 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6512882U JPS58169708U (ja) | 1982-05-04 | 1982-05-04 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169708U JPS58169708U (ja) | 1983-11-12 |
| JPH024498Y2 true JPH024498Y2 (ja) | 1990-02-02 |
Family
ID=30075119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6512882U Granted JPS58169708U (ja) | 1982-05-04 | 1982-05-04 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169708U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687748U (ja) * | 1979-12-10 | 1981-07-14 | ||
| JPS6122345Y2 (ja) * | 1980-01-10 | 1986-07-04 |
-
1982
- 1982-05-04 JP JP6512882U patent/JPS58169708U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58169708U (ja) | 1983-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0570655B1 (en) | Audio amplifier on-off control circuit | |
| US3904975A (en) | Automatic gain control circuit | |
| US4318006A (en) | Switching system | |
| JPH024498Y2 (ja) | ||
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPH064401Y2 (ja) | テ−プレコ−ダ−の録音再生切換回路 | |
| US4518925A (en) | Signal processing circuits | |
| GB1294572A (en) | Tape control device | |
| JPS5842528B2 (ja) | ジキキロクサイセイソウチ | |
| JPS6040966Y2 (ja) | テ−プレコ−ダのミユ−テイング回路 | |
| JPS6122345Y2 (ja) | ||
| JPS5834573Y2 (ja) | ミユ−テング回路 | |
| JPS628601Y2 (ja) | ||
| JPS6316029Y2 (ja) | ||
| JPS6112581Y2 (ja) | ||
| JPH0115217Y2 (ja) | ||
| US5019921A (en) | Pop noise removing circuit for a double deck cassette tape recorder | |
| JPS6312415Y2 (ja) | ||
| JPH0448012Y2 (ja) | ||
| JPS6316030Y2 (ja) | ||
| JPS6025152Y2 (ja) | ミュ−ティング回路 | |
| KR940000245Y1 (ko) | 오디오 데크에서의 녹음, 재생시의 오동작 방지회로 | |
| JPH0215930B2 (ja) | ||
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JPS5811077Y2 (ja) | スイッチング回路 |