JPH0245196B2 - - Google Patents
Info
- Publication number
- JPH0245196B2 JPH0245196B2 JP57045861A JP4586182A JPH0245196B2 JP H0245196 B2 JPH0245196 B2 JP H0245196B2 JP 57045861 A JP57045861 A JP 57045861A JP 4586182 A JP4586182 A JP 4586182A JP H0245196 B2 JPH0245196 B2 JP H0245196B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digit
- signals
- period
- active period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、表示装置に関し、特に、時分割方式
で、表示器（発光ダイオード，螢光表示管等）を
駆動するダイナミツク駆動表示装置に係わる。
で、表示器（発光ダイオード，螢光表示管等）を
駆動するダイナミツク駆動表示装置に係わる。
表示器例えば、第１図ａの如き発光ダイオード
や螢光表示管等において、少ない端子数で、数多
くの表示素子を駆動するため、時分割方式のダイ
ナミツク駆動法が、もつぱら使用されている。ダ
イナミツク駆動においては、第１図ｂに示すよう
に、順次発生する桁信号Ｔ１〜Tnに同期して、
表示情報Ｓ１〜Ｓ７を発生し、各桁毎に時分割的
に、所望の表示を得るものである。すなわち、桁
信号Ｔ１が、アクテイブ（活性）レベル（ハイレ
ベル）の時、表示情報端子Ｓ１〜Ｓ７には、表示
器１の左端の桁に表示すべき情報St1が印加され、
桁信号Ｔ１が、アクテイブレベルの期間、左端の
桁に所定表示を得ることができる。次には、桁信
号Ｔ２が、アクテイブレベルとなり、このタイミ
ングに同期して第１図ａの表示器の表示情報端子
Ｓ１〜Ｓ７には、表示情報St2を印加すれば、左
端から２桁目の桁に、所定表示を得ることができ
る。以下桁信号Ｔ３〜Tnについても同様である。
これら、桁信号Ｔ１〜Tn及び表示情報St1〜Stn
が、順次連続的に発生されるため、人間の目に
は、所定桁に、所望の表示が得られているように
見える。
や螢光表示管等において、少ない端子数で、数多
くの表示素子を駆動するため、時分割方式のダイ
ナミツク駆動法が、もつぱら使用されている。ダ
イナミツク駆動においては、第１図ｂに示すよう
に、順次発生する桁信号Ｔ１〜Tnに同期して、
表示情報Ｓ１〜Ｓ７を発生し、各桁毎に時分割的
に、所望の表示を得るものである。すなわち、桁
信号Ｔ１が、アクテイブ（活性）レベル（ハイレ
ベル）の時、表示情報端子Ｓ１〜Ｓ７には、表示
器１の左端の桁に表示すべき情報St1が印加され、
桁信号Ｔ１が、アクテイブレベルの期間、左端の
桁に所定表示を得ることができる。次には、桁信
号Ｔ２が、アクテイブレベルとなり、このタイミ
ングに同期して第１図ａの表示器の表示情報端子
Ｓ１〜Ｓ７には、表示情報St2を印加すれば、左
端から２桁目の桁に、所定表示を得ることができ
る。以下桁信号Ｔ３〜Tnについても同様である。
これら、桁信号Ｔ１〜Tn及び表示情報St1〜Stn
が、順次連続的に発生されるため、人間の目に
は、所定桁に、所望の表示が得られているように
見える。
上記のようなダイナミツク駆動において、実際
に、表示器を駆動した場合には、第２図に示すよ
うに桁信号及び、表示情報信号に波形なまりを生
じ、ａの期間では、桁信号Ｔ２がアクテイブの期
間に、左端の桁に対する表示情報St1が、左端か
ら２桁目に、一瞬、表示されてしまう。又、ｂの
期間では、桁信号Ｔ１の波形なまりのため、左端
から２桁目に対応する表示情報St2が、左端の桁
に、うつすらと表示されてしまう等の誤表示を生
じる欠点があつた。
に、表示器を駆動した場合には、第２図に示すよ
うに桁信号及び、表示情報信号に波形なまりを生
じ、ａの期間では、桁信号Ｔ２がアクテイブの期
間に、左端の桁に対する表示情報St1が、左端か
ら２桁目に、一瞬、表示されてしまう。又、ｂの
期間では、桁信号Ｔ１の波形なまりのため、左端
から２桁目に対応する表示情報St2が、左端の桁
に、うつすらと表示されてしまう等の誤表示を生
じる欠点があつた。
従来の表示装置では、このような欠点を除くた
め、第５図に示すように、各桁信号のアクテイブ
期間をある一定時間、狭くしていた。しかし、従
来の表示装置にて、大型の表示器を駆動した場
合、波形なまりが一層ひどくなり、前述の欠点
が、再び発生するという問題が生じる。又各信号
のアクテイブ期間の幅を大幅に狭くしておいた場
合には、各桁信号のアクテイブ期間が狭いため
に、表示器の発光輝度を充分に得られないという
問題が生じる。
め、第５図に示すように、各桁信号のアクテイブ
期間をある一定時間、狭くしていた。しかし、従
来の表示装置にて、大型の表示器を駆動した場
合、波形なまりが一層ひどくなり、前述の欠点
が、再び発生するという問題が生じる。又各信号
のアクテイブ期間の幅を大幅に狭くしておいた場
合には、各桁信号のアクテイブ期間が狭いため
に、表示器の発光輝度を充分に得られないという
問題が生じる。
本発明は、上記、事情に鑑みて発明されたもの
で、その目的は、誤表示のない、適切な発光輝度
で、種々の表示器を駆動できるコストパーフオー
マンスの良い、すぐれた表示装置を提供すること
にある。
で、その目的は、誤表示のない、適切な発光輝度
で、種々の表示器を駆動できるコストパーフオー
マンスの良い、すぐれた表示装置を提供すること
にある。
又、本発明の他の目的は、表示器の囲りの明る
さに応じて、表示器の発光輝度を調整することに
より、表示器を見易くし、表示器の誤認知を防止
する表示装置を提供することにある。
さに応じて、表示器の発光輝度を調整することに
より、表示器を見易くし、表示器の誤認知を防止
する表示装置を提供することにある。
本発明は、時分割駆動のために、順次アクテイ
ブとなる桁信号を発生する表示装置において、任
意の数値を記憶するレジスタ手段と、レジスタ手
段の内容に従がい、各桁信号のアクテイブ（活
性）期間の開始タイミングを、所定時間だけ遅く
する第１時間制御手段と、レジスタ手段の内容に
従がい各桁信号のアクテイブ期間の終了タイミン
グを所定時間だけ早める第２時間制御手段とによ
り、構成される。
ブとなる桁信号を発生する表示装置において、任
意の数値を記憶するレジスタ手段と、レジスタ手
段の内容に従がい、各桁信号のアクテイブ（活
性）期間の開始タイミングを、所定時間だけ遅く
する第１時間制御手段と、レジスタ手段の内容に
従がい各桁信号のアクテイブ期間の終了タイミン
グを所定時間だけ早める第２時間制御手段とによ
り、構成される。
本発明の一実施例を第３図に示す。以下では、
実施例の説明を明確にするため、表示情報信号の
記述を省略し、本発明に関係する桁信号について
述べる。
実施例の説明を明確にするため、表示情報信号の
記述を省略し、本発明に関係する桁信号について
述べる。
同図において、バイナリーカウンタ１は、クロ
ツク信号CLKに同期して計数動作を実行してお
り、バイナリーカウンタ１の計数値は、コンパレ
ータ２及びコンパレータ３に入力されてい。コン
パレータ２は、バイナリーカウンタ１の計数値
と、レジスタ４の内容を比較し、一致した時、フ
リツプフロツプ５をセツトする。コンパレータ３
は、バイナリーカウンタ１の計数値と、レジスタ
４の内容の２の補数値とを比較し、一致した時、
フリツプフロツプ５をリセツトする。フリツプフ
ロツプ５は、セツトにより、ハイレベルを出力
し、リセツトにより、ローレベルを出力する。一
方、バイナリーカウンタ１の最終出力信号は、カ
ウンタ６に入力されており、カウンタ６は、バイ
ナリーカウンタ１の最終出力信号に同期して、計
数動作を実行する。カウンタ６の内容はデコーダ
７に入力され、デコーダ７は、カウンタ６の内容
に従がい、順次、桁信号Ｔ１′〜Tn′を発生する。
桁信号Ｔ１′〜Tn′は、それぞれ、アンド回路８
―１〜８―ｎの一方の入力信号となつており、ア
ンド回路８―１〜８―ｎの他方の入力は、フリツ
プフロツプ５の出力Ｑが、共通に入力されてい
る。
ツク信号CLKに同期して計数動作を実行してお
り、バイナリーカウンタ１の計数値は、コンパレ
ータ２及びコンパレータ３に入力されてい。コン
パレータ２は、バイナリーカウンタ１の計数値
と、レジスタ４の内容を比較し、一致した時、フ
リツプフロツプ５をセツトする。コンパレータ３
は、バイナリーカウンタ１の計数値と、レジスタ
４の内容の２の補数値とを比較し、一致した時、
フリツプフロツプ５をリセツトする。フリツプフ
ロツプ５は、セツトにより、ハイレベルを出力
し、リセツトにより、ローレベルを出力する。一
方、バイナリーカウンタ１の最終出力信号は、カ
ウンタ６に入力されており、カウンタ６は、バイ
ナリーカウンタ１の最終出力信号に同期して、計
数動作を実行する。カウンタ６の内容はデコーダ
７に入力され、デコーダ７は、カウンタ６の内容
に従がい、順次、桁信号Ｔ１′〜Tn′を発生する。
桁信号Ｔ１′〜Tn′は、それぞれ、アンド回路８
―１〜８―ｎの一方の入力信号となつており、ア
ンド回路８―１〜８―ｎの他方の入力は、フリツ
プフロツプ５の出力Ｑが、共通に入力されてい
る。
以下、第３図の動作を説明する。説明を明確に
するため、バイナリーカウンタ１及びレジスタ４
は、それぞれ１―１，１―２，１―３及び４―
１，４―２，４―３の３ビツトを仮定する。又、
第４図に、第３図に対するタイミングチヤートを
示す。バイナリーカウンタ１には、第４図に示す
ような、クロツク信号CLKが入力されており、
それぞれのバイナリーカウンタ１―１，１―２，
１―３の出力は、第４図の１―１，１―２，１―
３に示す波形となる。したがつてバイナリーカウ
ンタ１の内容は、「０」〜「７」の計数を繰りか
えすことになる。一方レジスタ４には、設定値
「１」が記憶されていると仮定すると、コンパレ
ータ２は、バイナリーカウンタ１の内容が、「１」
になつた時、フリツプフロツプ５をセツトし、フ
リツプフロツプ５の出力Ｑは、ハイレベルにな
る。又、コンパレータ３は、レジスタ４の設定値
の２の補数値すなわち「７」と、バイナリーカウ
ンタ１の内容が一致した時、フリツプフロツプ５
をリセツトし、フリツプフロツプ５の出力Ｑは、
ローレベルにする。したがつて、フリツプフロツ
プ５の出力Ｑは、第４図に示すように、バイナリ
ーカウンタ１の内容が「１」になると、ハイレベ
ル，「７」になるとローレベルに変化する信号と
なる。カウンタ６は、バイナリーカウンタ１―３
の出力信号に同期して、第４図に示す第１図のＴ
１〜Tnに相当する基本桁信号Ｔ１′〜Tn′を発生
しており、これらの信号は、それぞれ、アンド回
路８―１〜８―ｎにより、フリツプフロツプ５の
出力Ｑと論理積演算されるため、アンド回路８―
１〜８―ｎの出力Ｔ１〜Tnは、第４図に示すよ
うに、デコーダ７の出力Ｔ１′〜Tn′に対して、
アクテイブ期間の開始タイミングが遅れ、アクテ
イブ期間の終了タイミングが早められ重なりのな
い桁信号波形となる。したがつて、第２図に示す
ような、桁信号と表示情報信号との波形なまりに
よるずれが生じても、誤表示することになく、常
に正しい表示を得ることができる。
するため、バイナリーカウンタ１及びレジスタ４
は、それぞれ１―１，１―２，１―３及び４―
１，４―２，４―３の３ビツトを仮定する。又、
第４図に、第３図に対するタイミングチヤートを
示す。バイナリーカウンタ１には、第４図に示す
ような、クロツク信号CLKが入力されており、
それぞれのバイナリーカウンタ１―１，１―２，
１―３の出力は、第４図の１―１，１―２，１―
３に示す波形となる。したがつてバイナリーカウ
ンタ１の内容は、「０」〜「７」の計数を繰りか
えすことになる。一方レジスタ４には、設定値
「１」が記憶されていると仮定すると、コンパレ
ータ２は、バイナリーカウンタ１の内容が、「１」
になつた時、フリツプフロツプ５をセツトし、フ
リツプフロツプ５の出力Ｑは、ハイレベルにな
る。又、コンパレータ３は、レジスタ４の設定値
の２の補数値すなわち「７」と、バイナリーカウ
ンタ１の内容が一致した時、フリツプフロツプ５
をリセツトし、フリツプフロツプ５の出力Ｑは、
ローレベルにする。したがつて、フリツプフロツ
プ５の出力Ｑは、第４図に示すように、バイナリ
ーカウンタ１の内容が「１」になると、ハイレベ
ル，「７」になるとローレベルに変化する信号と
なる。カウンタ６は、バイナリーカウンタ１―３
の出力信号に同期して、第４図に示す第１図のＴ
１〜Tnに相当する基本桁信号Ｔ１′〜Tn′を発生
しており、これらの信号は、それぞれ、アンド回
路８―１〜８―ｎにより、フリツプフロツプ５の
出力Ｑと論理積演算されるため、アンド回路８―
１〜８―ｎの出力Ｔ１〜Tnは、第４図に示すよ
うに、デコーダ７の出力Ｔ１′〜Tn′に対して、
アクテイブ期間の開始タイミングが遅れ、アクテ
イブ期間の終了タイミングが早められ重なりのな
い桁信号波形となる。したがつて、第２図に示す
ような、桁信号と表示情報信号との波形なまりに
よるずれが生じても、誤表示することになく、常
に正しい表示を得ることができる。
又レジスタ４の設定値を「２」とした場合に
は、フリツプフロツプ５の出力Ｑは、バイナリー
カウンタ１の内容が「２」の時、ハイレベルとな
り、バイナリーカウンタ１の内容が、レジスタ４
の設定値の２つの補数すなわち「６」の時、ロー
レベルになるので、桁信号Ｔ１〜Tnは、第４図
の波線で示すごとく、アクテイブ（ハイレベル）
期間が、より狭くなる。すなわち、桁信号及び表
示情報信号が、大幅になまるような、大型の表示
器を駆動しても、誤表示のない、正しい表示を得
ることができるのである。尚、レジスタ４の内容
は、外部の端子等により設定してもよいし、
CPU（中央処理装置）等からの指示により設定し
てもよい。又、上記説明では、バイナリーカウン
タ及びレジスタは、３ビツト構成の場合を例とし
たが、任意のビツト数で構成してよい。
は、フリツプフロツプ５の出力Ｑは、バイナリー
カウンタ１の内容が「２」の時、ハイレベルとな
り、バイナリーカウンタ１の内容が、レジスタ４
の設定値の２つの補数すなわち「６」の時、ロー
レベルになるので、桁信号Ｔ１〜Tnは、第４図
の波線で示すごとく、アクテイブ（ハイレベル）
期間が、より狭くなる。すなわち、桁信号及び表
示情報信号が、大幅になまるような、大型の表示
器を駆動しても、誤表示のない、正しい表示を得
ることができるのである。尚、レジスタ４の内容
は、外部の端子等により設定してもよいし、
CPU（中央処理装置）等からの指示により設定し
てもよい。又、上記説明では、バイナリーカウン
タ及びレジスタは、３ビツト構成の場合を例とし
たが、任意のビツト数で構成してよい。
以上述べたように、本発明によれば、レジスタ
に、所定値を設定することにより、種々の表示器
を駆動しても、誤表示のない、適切な表示輝度の
得られるすぐれた表示装置を提供することがで
き、本発明による効果は、非常に大である。又レ
ジスタの設定値を変化することにより、表示器の
輝度を自由に変えることができるため、暗い場所
では、輝度を下げ、明るい場所では、輝度を上げ
て表示器を見易くし、表示器の誤認知を防ぐ等の
効果を出すことができ、本発明の効果は、さらに
大となる。
に、所定値を設定することにより、種々の表示器
を駆動しても、誤表示のない、適切な表示輝度の
得られるすぐれた表示装置を提供することがで
き、本発明による効果は、非常に大である。又レ
ジスタの設定値を変化することにより、表示器の
輝度を自由に変えることができるため、暗い場所
では、輝度を下げ、明るい場所では、輝度を上げ
て表示器を見易くし、表示器の誤認知を防ぐ等の
効果を出すことができ、本発明の効果は、さらに
大となる。
第１図ａ，ｂは日の字型表示器の例と、ダイナ
ミツク駆動波形例をそれぞれ示す図、第２図は桁
信号及び表示情報信号のなまり波形を示す図、第
３図は本発明における一実施例を示す図、第４図
は第３図を説明するためのタイミングチヤート、
第５図はアクテイブ期間を狭くした桁信号例を示
す図である。 １……バイナリーカウンタ、２，３……コンパ
レータ、４……レジスタ、５……フリツプフロツ
プ、６……カウンタ、７……デコーダ、８―１〜
８―ｎ……アンド回路。
ミツク駆動波形例をそれぞれ示す図、第２図は桁
信号及び表示情報信号のなまり波形を示す図、第
３図は本発明における一実施例を示す図、第４図
は第３図を説明するためのタイミングチヤート、
第５図はアクテイブ期間を狭くした桁信号例を示
す図である。 １……バイナリーカウンタ、２，３……コンパ
レータ、４……レジスタ、５……フリツプフロツ
プ、６……カウンタ、７……デコーダ、８―１〜
８―ｎ……アンド回路。
Claims (1)
- １ 時分割駆動のために表示情報信号と同期する
ようにして所定数の基本桁信号を順次発生する表
示装置において、前記所定数の基本桁信号を各基
本桁信号の活性期間の終端とこの基本桁信号に続
く基本桁信号の活性期間の始端とがほぼ一致する
ように順次発生する手段と、任意の数値を記憶す
る記憶手段と、該記憶手段に記憶された前記数値
に対応した所定時間だけ遅れて前記各基本桁信号
の活性期間の始端より活性化されるとともにこの
活性期間の終端よりも前記所定時間だけ早く非活
性化される制御信号を各基本桁信号の活性期間毎
に発生する制御手段と、前記各基本桁信号と前記
制御信号とを受け、それぞれ前記制御信号の活性
期間のみ活性化される前記所定数の桁信号を発生
する出力手段とを有し、前記桁信号はその活性期
間の前および後の不活性期間が前記基本桁信号の
活性期間の始端および終端に対してそれぞれ前記
所定時間だけ設定され、かつこの不活性期間が前
記任意の数値に対応して設定されており、前記制
御手段はクロツク信号を計数して計数出力を発生
するとともに該クロツク信号を所定数計数する毎
に前記基本桁信号を発生するカウンタと、前記カ
ウンタの計数出力と前記記憶手段に記憶された任
意の数値とが一致した時に第１の一致信号を出力
する第１の比較器と、前記記憶手段に記憶された
前記任意の数値の補値と前記計数出力とが一致し
た時に第２の一致信号を出力する第２の比較器
と、前記第１の一致信号によつてセツトされ前記
第２の一致信号によつてリセツトされるフリツプ
フロツプ回路とを有し、前記フリツプフロツプ回
路の出力から前記制御信号が発生されることを特
徴とする表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045861A JPS58162988A (ja) | 1982-03-23 | 1982-03-23 | 表示装置 |
| EP83102883A EP0089688B1 (en) | 1982-03-23 | 1983-03-23 | Display apparatus |
| US06/477,999 US4689618A (en) | 1982-03-23 | 1983-03-23 | Display apparatus time-division controlled in a dynamic driving system |
| DE8383102883T DE3381963D1 (de) | 1982-03-23 | 1983-03-23 | Anzeigeeinrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045861A JPS58162988A (ja) | 1982-03-23 | 1982-03-23 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58162988A JPS58162988A (ja) | 1983-09-27 |
| JPH0245196B2 true JPH0245196B2 (ja) | 1990-10-08 |
Family
ID=12730990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57045861A Granted JPS58162988A (ja) | 1982-03-23 | 1982-03-23 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4689618A (ja) |
| EP (1) | EP0089688B1 (ja) |
| JP (1) | JPS58162988A (ja) |
| DE (1) | DE3381963D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05220476A (ja) * | 1992-02-12 | 1993-08-31 | Hitachi Plant Eng & Constr Co Ltd | 純水の製造方法及び装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4709995A (en) * | 1984-08-18 | 1987-12-01 | Canon Kabushiki Kaisha | Ferroelectric display panel and driving method therefor to achieve gray scale |
| US6323832B1 (en) * | 1986-09-27 | 2001-11-27 | Junichi Nishizawa | Color display device |
| DE3643962A1 (de) * | 1986-12-22 | 1988-06-30 | Diehl Gmbh & Co | Verfahren zum steuern einer anzeigeeinrichtung und anzeigeeinrichtung |
| JP2816147B2 (ja) * | 1987-03-27 | 1998-10-27 | 株式会社日立製作所 | 発光ダイオードアレイ用駆動回路 |
| GB2210720A (en) * | 1987-10-09 | 1989-06-14 | Eric Cheng | LED displays |
| US5250939A (en) * | 1990-11-30 | 1993-10-05 | Victor Company Of Japan, Ltd. | Drive apparatus for optical element array |
| DE10109157A1 (de) | 2001-02-24 | 2002-09-26 | Diehl Ako Stiftung Gmbh & Co | Schaltungsanordnung zur Ansteuerung einer Anzeige |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2158012C3 (de) * | 1970-11-25 | 1974-05-09 | Omron Tateisi Electronics Co., Kyoto (Japan) | Schaltungsanordnung im Anzeigeteil eines Elektronenrechners |
| JPS4869434A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS51103734A (en) * | 1975-03-10 | 1976-09-13 | Matsushita Electric Industrial Co Ltd | Hyojikikidochoseikairo |
| US4001699A (en) * | 1975-09-15 | 1977-01-04 | Burroughs Corporation | Bar graph digital interface circuit |
| US4090189A (en) * | 1976-05-20 | 1978-05-16 | General Electric Company | Brightness control circuit for LED displays |
| JPS5333330A (en) * | 1976-09-09 | 1978-03-29 | Matsushita Electric Industrial Co Ltd | Lead battery |
| US4207734A (en) * | 1977-01-03 | 1980-06-17 | Hughes Aircraft Company | LED Digital watch with user control of display timing and brightness |
| JPS5443762A (en) * | 1977-09-13 | 1979-04-06 | Seiko Epson Corp | Liquid crystal mechanism |
| DE2745817A1 (de) * | 1977-10-12 | 1979-04-26 | Itt Ind Gmbh Deutsche | Schaltungsanordnung fuer den multiplexbetrieb von alphanumerischen anzeige-einheiten |
| JPS5481879A (en) * | 1977-12-12 | 1979-06-29 | Seiko Instr & Electronics Ltd | Electronic watch |
| JPS5677891A (en) * | 1979-11-29 | 1981-06-26 | Tokyo Shibaura Electric Co | Displayyunit drive circuit |
| US4340889A (en) * | 1980-08-06 | 1982-07-20 | Ford Motor Company | Method and apparatus for coordinate dimming of electronic displays |
| US4462026A (en) * | 1981-12-17 | 1984-07-24 | Westinghouse Electric Corp. | Electronic display apparatus using time multiplexed data and control signals |
-
1982
- 1982-03-23 JP JP57045861A patent/JPS58162988A/ja active Granted
-
1983
- 1983-03-23 US US06/477,999 patent/US4689618A/en not_active Expired - Lifetime
- 1983-03-23 DE DE8383102883T patent/DE3381963D1/de not_active Expired - Lifetime
- 1983-03-23 EP EP83102883A patent/EP0089688B1/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05220476A (ja) * | 1992-02-12 | 1993-08-31 | Hitachi Plant Eng & Constr Co Ltd | 純水の製造方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0089688A2 (en) | 1983-09-28 |
| EP0089688A3 (en) | 1987-05-13 |
| DE3381963D1 (de) | 1990-12-06 |
| EP0089688B1 (en) | 1990-10-31 |
| JPS58162988A (ja) | 1983-09-27 |
| US4689618A (en) | 1987-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0347901A3 (en) | Digital waveform measuring apparatus having a shading-tone display function | |
| KR0156804B1 (ko) | 데이타 인에이블 신호를 이용하여 바이오스에 관계없이 프리챠지를 하는 스타트 펄스 버티컬 신호 생성기 | |
| JPH0245196B2 (ja) | ||
| JPH0237386A (ja) | 輝度切換システム | |
| JP3754531B2 (ja) | 液晶表示装置 | |
| JPH0668518B2 (ja) | デジタル・ピ−ク保持回路 | |
| US3761766A (en) | Electronic indicia display system | |
| US3956744A (en) | Numeral output system for circulating register | |
| US4225847A (en) | Display circuit | |
| JP3284317B2 (ja) | パルス幅変調装置 | |
| JP2602355B2 (ja) | 固体撮像素子の駆動回路 | |
| JPS6123907B2 (ja) | ||
| US4322147A (en) | Data recording device | |
| KR930005476Y1 (ko) | 프로그래머블 펄스 발생회로 | |
| SU1403095A1 (ru) | Устройство дл индикации | |
| RU1795512C (ru) | Устройство дл индикации | |
| SU879636A1 (ru) | Устройство дл индикации | |
| KR900002624A (ko) | 클램프펄스 작성회로 | |
| US3998046A (en) | Electronic timepiece | |
| JP3128475B2 (ja) | 蛍光表示管駆動回路 | |
| JP2523170B2 (ja) | バ―スト誤り検出回路 | |
| SU549820A1 (ru) | Устройство дл цифровой индикации | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| KR100232498B1 (ko) | 발광 다이오드 구동 펄스 지속 시간 연장 장치 | |
| JPS62295516A (ja) | 可変周波数パルス発生回路 |