JPH0245703A - 光位置検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例 発明の効果 （第５．６図） （第１〜４図） 〔概要〕 光位置検出装置に関し、 高速かつ広ダイナミツクレンジで高精度な光位置信号を
検出することのできる光位置検出装置を提供することを
目的とし、 入射した光を光電変換し、所定の抵抗層を分流す−る光
電流を所定の電極より分割出力する光検出手段と、該電
極から取り出された各出力信号の和および差を演算する
演算手段と、該演算手段により演算された和および差の
比に基づいて光の入射位置を検出する光位置検出手段と
を備えた光位置検出装置において、前記演算手段の出力
側に、前記和および差を所定のゲインで増幅する所定段
の増幅器と、該和を増幅する該増幅器の各段毎の出力に
基づいて該和および差に最適なゲインを与える該増幅器
を選択する選択手段と、該選択手段の出力に基づいて該
和および差の双方に同一のゲインを与えるように該増幅
器を切り換える切換え手段と、を備えて構成する。

１′産業上の利用分野〕 本発明は光位置検出装置に係り、詳しくは光位置検出素
子（Ｐ　Ｓ　Ｄ　：　Ｐｏ５ｉｔｉｏｎ　５ｅｎｓｉｔ
ｉｖｅ　Ｄｅｔｅｃｔｏｒ、以下適宜ＰＳＤと略す）の
信号処理回路の改良に関する。

ＰＳＤは、半導体中を流れる光電流が表面抵抗層を分流
するという効果を利用したｐｉｎ構造のデバイスであり
、ビジコン、ＣＯＤなどの固体撮像デバイスと異なり非
分割型の素子であることから、連続した電気信号（Ｘ　
−Ｙ座標信号）が得られ、位置分解能や応答性に優れて
いる。そのためカメラなどの自動焦点合わせ装置や種々
の測距装置、位置合わせ装置などへの応用が可能となっ
ている。

〔従来の技術〕

第５図は１次元ＰＳＤの構造を示す断面図である。この
図において、１はＰＳＤであり、ＰＳＤＩは平板状シリ
コンの表面にｐ形抵抗Ｎ２、裏面にｎ゛層３中間に１−
３ｉ層４０３層から構成され、Ｐ形抵抗層２の両側には
出力端子５．６が、ｎ゛層３は共通端子７がそれぞれ形
成されている。出力端子５．６と、共通端子７との間に
は所定のバイアス電圧が印加され、Ｘ点に光スポットが
照射されるものとする。試料の中点を座標の原点にとり
、試料の長を２Ｌとする。

ＰＳＤＩに光スポットが入射すると、入射位置には光エ
ネルギーに比例した電荷が発生し、発生した電荷は光電
流として抵抗層（この場合はＰ層）を通り、電極より出
力される。抵抗層は全面に均一な抵抗値を持つように形
成されており、光電流は電極までの距離（抵抗値）に逆
比例して分割され、取り出される。ここで、電極間の距
離を２Ｌ、光電流を■。とすると、出力端子５．６から
取り出される電流１．．１．は次式■により示され、光
位置と光位置はそれぞれ次式■、■により示される。

光強度−ＩＩ　＋ｘ、　　・・・・・・■第６図はＰＳ
ＤＩの出力電流Ｉｌ、■２を信号処理し、光位置信号を
求めるための信号処理回路を示す図である。この図にお
いて、１１は信号処理回路であり、ＯＰアンプ１２〜１
６、コンデンサＣ１、Ｃ２、抵抗Ｒｆ　＋　、Ｒｆ　ｚ
　、Ｒ＋−Ｒｑおよびアナログ割算器１７により構成さ
れる。ＯＰアンプ１２．１３、コンデンサＣ８、Ｃｔお
よび抵抗Ｒｆ。

、Ｒｆ、は電流−電圧変換回路１８を構成し、ＯＰアン
プ１４および抵抗Ｒ，、Ｒ，、Ｒ５は加算回路１９を構
成する。また、ＯＰアンプ１５および抵抗Ｒ３、Ｒ４、
Ｒ６、Ｒｆは差動回路２０を構成し、ＯＰアンプ１６お
よび抵抗Ｒｓ、Ｒｑは反転回路２１を構成している。し
たがって、従来の信号処理回路１１゛はＰＳＤＩの二つ
の電流出力１．、Ｉ、を電流−電圧変換回路１８により
電圧に変換し、加算回路１９および差動回路２０により
和と差を作り、アナログ割算器１７で位置信号を得てい
る。

〔発明が解決しようとする課題〕

しかしながら、このような従来の光位置検出装置にあっ
ては、次のような問題点があった。

■　光強度のダイナミックレンジが小さい。

光の明るさ自体が変わる場合、対応できる最大値と最小
値の比をダイナミックレンジと呼ぶとき、これが約１０
倍である。これは後述するようにＰＳＤそのものという
よりも信号処理回路の問題である。

■　動作速度が遅く、約ＩＭＨｚである。

■　精度が悪い。場合によっては誤差が１０％以上にな
る。

これらの欠点の要因はＰＳＤ自体にあるのではなく、光
位置信号として取り出すときの除算に際し、アナログ除
算回路（第６図に示すアナログ割算器１７参照）を用い
ていることにある。一般に、アナログ除算回路は動作速
度が遅く、ダイナミックレンジが小さく、精度も悪いも
のであるが、ＩＣ１個で簡単に割算ができる（ＩＣ１個
で割算ができるものは他にない）のでＰＳＤには広く用
いられている。

上記のような不具合を解消するために、アナログ信号で
ある和と差をＡ／Ｄコンバータによりディジタルに変換
してディジタルの割算回路で行うようにしたものがある
（特願昭６１−３０１７１８号参照）、シかし、この場
合はＡ／Ｄコンバータがネックになる。Ａ／Ｄコンバー
タとして分解能が高く・スピードの速いものを用いれば
それだけ精度もあがるが、Ａ／Ｄコンバータは速度と分
解能が逆の関係にあるから、現状では例えば１２ｂｉｔ
分解能でＩ　ＭＨｚ、　１０ｂｉｔで２０ＭＨｚ程度が
限界となっている。このときに問題となるのは光ダイナ
ミックレンジであり、ディジタルで割算するとしてもダ
イナミックレンジは大きくとれない。すなわち、分母電
圧が小さくなったとき、Ａ／Ｄ変換後のデータの有効ｂ
ｉｔ数が少なくなり、演算精度が悪くなる０例えば、分
母が１２ｂｉｔあるとし、ＩＭＨｚのスピードが必要と
すると、最高精度を上げようとしても１２ｂｉｔ位が限
度となる。　１２ｂｉｔ分解能とし′た（分子も１２ｂ
ｉｔにできる）ときに、例えば明るさが１０倍変わると
すると、分解能は１２ｂｉｔフルから８　ｂｉｔ相当に
低下してしまう。さらに、１６倍の大きさが変化すると
すれば最悪８ｂｉｔの精度しか得られず、１２ｂｉｔの
Ａ／Ｄコンバータを用いたとしても８　ｂｉｔ　／　８
　ｂｉｔでせいぜい８ｂｉｔ弱の精度しか得られないこ
とになる。

このように、分子（差）／分母（和）として示される光
位置のうち、分母の大きさ自体が大きく変わるものでは
精度を向上させることができない。

ＰＳＤは光の位置を見つけるものであるが、対象によっ
ては位置とともに明るさが変わるものを測定することが
あり、分母は明るさ（光の光力）に比例するため、光量
も変わりつつ、光位置も変わる場合、光量に依存せずに
光位置を検出するものが望まれている。

なお、カメラのオートフォーカス等ではこのようなＭＨ
！オーダーの精度は必要とされないが、非常に高精度で
かつ高性能な計測装置に適用しようとすると現行のもの
では不十分となる。

そこで本発明は、高速かつ広ダイナミツクレンジで高精
度な光位置信号を検出することのできる光位置検出装置
を提供することを目的としている。

〔課題を解決するための手段〕

本発明による光位置検出装置は上記目的達成のため、入
射した光を光電変換し、所定の抵抗層を分流する光電流
を所定の電極より分割出力する光検出手段と、該電極か
ら取り出された各出力信号の和および差を演算する演算
手段と、該演算手段により演算された和および差の比に
基づいて光の入射位置を検出する光位置検出手段とを備
えた光位置検出装置にお゛いて、前記演算手段の出力側
に、前記和および差を所定のゲインで増幅する所定段の
増幅器と、該和を増幅する該増幅器の各段毎の出力に基
づいて該和および差に最適なゲインを与える該増幅器を
選択する選択手段と、該選択手段の出力に基づいて該和
および差の双方に同一のゲインを与えるように該増幅器
を切り換える切換え手段と、を備えている。

〔作用〕

本発明では、ＰＳＤの二つの出力信号の和および差を所
定のゲインで増幅する所定段の増幅器が設けられ、ゲイ
ンを与えた各信号に基づいて最適な段の増幅器が選択さ
れる。このとき、該和および差の双方に同一のゲインを
与えるように該増幅器は選択される。

したがって、分母、分子として示される和および差の双
方に同一のゲインが与えられているため除算の結果に影
響することなく、分母（光強度）のダイナミックレンジ
を大幅に向上させることができる、高精度な光位置信号
が得られる。

（実施例〕 以下、本発明を図面に基づいて説明する。

第１〜４図は本発明に係る光位置検出装置の一実施例を
示す図である。まず、構成を説明する。

第１図はＰＳＤの二つの出力信号の和と差を演算する演
算回路であり、第６図に示した従来例のものと同様の機
能を有しており、同一構成部分には同一番号を付してい
る。第１図において、３１は演算回路（演算手段）、３
２はＡ／Ｄコンバータであり、演算回路３１はＯＰアン
プ３３〜３６および抵抗Ｒ８〜Ｒ１９により構成される
。ＯＰアンプ３３．３４およびＲｏ、ＲｔｚはＰＳＤ　
１の出力電流１．、Ｉ。

を電圧に変換する電流−電圧変換回路３７を構成し、Ｏ
Ｐアンプ３５および抵抗Ｒ１３〜ＲＩＳは加算回路３８
を、ＯＰアンプ３６および抵抗Ｒ１６〜ＲＩ９は差動回
路３９を構成し、加算回路３８および差動回路３９の出
力はそれぞれ和（ｖ＋　＋Ｖ２）　、差（Ｖ＋　　Ｖｚ
）として第２図に示す信号処理回路４１に出力されてい
る。また、本実施例ではディジタル化した光強度信号を
得るためにＡ／Ｄコンバータ３２により和信号をＡ／Ｄ
変換している。

第２図において、４１は信号処理回路であり、信号処理
回路４１は以下に述べる各素子により構成される。すな
わち、信号処理回路４１は加算回路３８から入力された
和（原信号）および前段の入力信号をゲインＡで増幅す
るＮ段のアンプ４２〜４５と、差（Ｖ＋　　　Ｖｚ）が
入力され、アンプ４２〜４５と同様に差（原信号）およ
び前段の入力信号をゲインＡで増幅するＮ段のアンプ４
６〜４９と、和およびアンプ４２〜４５の各出力が人力
され、この和および各出力を所定のスライスレベルＳＬ
と比較するコンパレータ５０〜５４と、コンパレータ５
０〜５４の各出力０〜Ｎが入力され、二〇〇〜Ｎのデー
タ人力のうち最上位の入力“Ｌ”を検出し、その値を３
ｂｉｔのコードにエンコードするプライオリティエンコ
ーダ５５と、優先順位がつけられたプライオリティエン
コーダ５５のデータをＯ−Ｈのデータに再配分するデマ
ルチプレクサ５６と、和およびアンプ４２〜４５の各出
力側に接続され、デマルチプレクサ５６からの選択信号
により最適な一つをＯＮにしてレベル変換後の和として
出力するアナログスイッチ５７〜６１と、差およびアン
プ４６〜４９の各出力側に接続され、デマルチプレクサ
５６の選択信号により最適な一つをＯＮにしてレベル変
換後の差として出力するアナログスイッチ６２〜６６と
、により構成される。

したがって、和の信号（分母）にゲインＡのアンプＮ段
（例えば、ゲイン１０倍のアンプ４段）を接続したとき
には、差に信号（分子）にも和信号と同一のゲイン１０
倍のアンプ４段を接続し、アナログスイッチ５７〜６６
を切り変えることにより、分母と分子同一のゲインを持
つ一対のアンプ４２〜４９を同時に選択する。

上記アンプ４２〜４９は増幅器６７を構成し、コンパレ
ータ５０〜５４、プライオリティエンコーダ５５および
デマルチプレクサ５６は全体として選択回路（選択手段
）６Ｂを構成し、アナログスイッチ５７〜６６は切換え
手段６９を構成している。

レベル変換後の和および差は第３図に示すＡ／Ｄコンバ
ータ７０．７１にそれぞれ人力されており、ＡＤコンバ
ータ７０．７１は和および差のアナログ信号をディジタ
ルに変換した後、ディジタル信号としてディジタル除算
回路（光位置検出手段）７２に出力する。ディジタル除
算回路７２は差（分子）を和（分母）で除算位置（高さ
）信号として外部に出力する。

次に作用を説明する。

第４図に示すように、アンプ４２〜４９のゲインＡを１
０倍、アンプ４２〜４９の段数Ｎを４段、スライスレベ
ルＳＬを１■とし、また、アンプ４２〜４９の飽和電圧
を１５Ｖ、Ａ／Ｄコンバータ７０．７１の入力電圧範囲
を±ＩＯＶとする。

いま、和信号（分母電圧）として５■の入力信号があっ
たとすると、コンパレータ５０〜５４では×１のコンパ
レータ（コンパレータ５０）ヲハじめとして全てのコン
パレータで入力信号が基準電圧（スライスレベル５Ｌ）
ＩＶより大きいからブライオリティンコーダ５５には全
て“Ｈ“が出力される。また、和信号が０．５■ではコ
ンパレータ５ｏのみが“Ｌ°゛、残りのコンパレータ５
１〜５４は“Ｈ”となり、さらに、和信号が０．０５Ｖ
ではコンパレータ５０．５１が“Ｌパ、残りのコンパレ
ータ５２〜５４が“Ｈ１１となる（表参照）。

（本頁、以下余白）。

コンパレータ５０〜５４の比較結果は優先順位付きのプ
ライオリティエンコーダ５５に入力され、表に示すよう
に予め決定されている優先順位に従って０．１．２・・
・・・・というディジタル値に変換し、デマルチプレク
サ５６でその対応したところの信号のみをＯＮにしてア
ナログスイッチ５７〜６６の分母と分子同時に最適なも
の１つをペアでＯＮにする。

すなわち、選択回路６８では分母電圧の値が一定の範囲
内となるような最適なゲインを持つアンプ４２〜４６の
対を選択するようにしている。

したがって、分母と分子の双方にＡＩのゲインを与えた
信号がＡ／Ｄ変換されることになり、分母と分子のゲイ
ンは等しいから除算の結果は正しい。また、分母（光強
度）のダイナミックレンジはＡＮｌ　（本実施例ではｌ
０４）となり、第６図に示した従来の回路よりはるかに
大きいものとなる。

その結果、ＰＳＤに対して高速（１ＭＨｚ）かつ広ダイ
ナミツクレンジ（１０’　）で高精度な光位置信号を得
ることができる。

なお、本実施例では１段あたりのゲインを１０倍にして
いるが、それは　欲しい精度により適当に設定されるも
のであり、例えば８ｂｉｔの精度が欲しいときＡ／Ｄコ
ンバータが１２ｂｉｔでＩＭのスピードが欲しいとする
と、１６倍程度（実際にはマージンを考慮して１０倍程
度）のゲインを有するアンプが選択される。

〔効果〕

本発明によれば、高速かつ広ダイナミツクレンジで高精
度な光位置信号を検出することができる。

【図面の簡単な説明】

第１〜４図は本発明に係る光位置検出装置の一実施例を
示す図であり、 第１〜３図はその全体構成図、 第４図はその和信号の原信号と選択出力との関係を示す
図、 第５．６図は従来の光位置検出装置を示す図であり、 第５図はそのＰＳＤの構造を示す断面図、第６図はその
信号処理回路を示す図である。 １・・・・・・ＰＳＤ　（光検出手段）、５．６・・・
・・・出力端子（電極）、３１・・・・・・演算回路（
演算手段）、３２．７０．７１・・・・・・Ａ／Ｄコン
バータ、３７・・・・・・電流−電圧変換回路、３８・
・・・・・加算回路、 ３９・・・・・・差動回路、 ４１・・・・・・信号処理回路、 ４２〜４９・・・・・・アンプ、 ５０〜５４・・・・・・コンパレータ、５５・・・・・
・プライオリティエンコーダ、５６・・・・・・デマル
チプレクサ、 ５７〜６６・・・・・・アナログスイ・ソチ、６７・・
・・・・増幅器、 ６８・・・・・・選択回路（選択手段）、６９・・・・
・・切換手段、 ７２・・・・・・ディジタル除算回路。 代　理　人　弁理士　　井　桁 ＼′ ＼ 一災施例■全体構成゛図 第３図 第 図

Claims (1)

1. 【特許請求の範囲】 入射した光を光電変換し、所定の抵抗層を分流する光電
   流を所定の電極より分割出力する光検出手段と、 該電極から取り出された各出力信号の和および差を演算
   する演算手段と、 該演算手段により演算された和および差の比に基づいて
   光の入射位置を検出する光位置検出手段とを備えた光位
   置検出装置において、 前記演算手段の出力側に、前記和および差を所定のゲイ
   ンで増幅する所定段の増幅器と、該和を増幅する該増幅
   器の各段毎の出力に基づいて該和および差に最適なゲイ
   ンを与える該増幅器を選択する選択手段と、 該選択手段の出力に基づいて該和および差の双方に同一
   のゲインを与えるように該増幅器を切り換える切換え手
   段と、 を備えたことを特徴とする光位置検出装置。