JPH0245827Y2 - - Google Patents
Info
- Publication number
- JPH0245827Y2 JPH0245827Y2 JP1983198320U JP19832083U JPH0245827Y2 JP H0245827 Y2 JPH0245827 Y2 JP H0245827Y2 JP 1983198320 U JP1983198320 U JP 1983198320U JP 19832083 U JP19832083 U JP 19832083U JP H0245827 Y2 JPH0245827 Y2 JP H0245827Y2
- Authority
- JP
- Japan
- Prior art keywords
- trigger signal
- signal output
- gate
- reproduction
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【考案の詳細な説明】
本考案は、レーダ装置の送信トリガ信号を
VTRで記録したのち再生するための信号処理に
関するレーダトリガ再生装置である。[Detailed explanation of the invention] The invention is based on the transmission trigger signal of radar equipment.
This is a radar trigger playback device that processes signals for playback after recording on a VTR.
一般にVTRのビデオトラツクにビデオヘツド
の回転と非同期なパルス信号を記録する場合、ビ
デオヘツド切換え時に発生する切換雑音は、再生
したパルス信号に混入して障害となる。レーダの
トリガ信号の場合パルスの繰返し周期が予めわか
つているのが普通であるため、従来は第1図に示
すようにパルスの繰返し周期に対応した数のトリ
ガノイズマスクゲート発生回路15〜17を選択
スイツチ18で選択し、入力端子1からの入力ト
リガ信号と該選択スイツチの出力とをアンドゲー
ト回路13でとり、出力端子14にトリガ信号を
得てヘツド切換雑音を除去する方法をとつている
が、依然として次のような欠点があつた。 Generally, when recording a pulse signal asynchronous to the rotation of the video head on the video track of a VTR, switching noise generated when switching the video head mixes with the reproduced pulse signal and becomes a disturbance. In the case of a radar trigger signal, the pulse repetition period is usually known in advance, so conventionally, the number of trigger noise mask gate generation circuits 15 to 17 corresponding to the pulse repetition period is provided as shown in FIG. A selection switch 18 is used to select the head, and an AND gate circuit 13 takes the input trigger signal from the input terminal 1 and the output of the selection switch to obtain a trigger signal at the output terminal 14 to eliminate head switching noise. However, it still had the following drawbacks.
(1) レーダのレンジによつてトリガ信号の周期が
変るものがあり、各パルスの繰返し周期に対応
した数のトリガノイズマスクゲート発生回路を
必要とするので装置が大形化する。(1) The period of the trigger signal may change depending on the range of the radar, and the number of trigger noise mask gate generation circuits corresponding to the repetition period of each pulse is required, which increases the size of the device.
(2) 一定周期のレーダのレンジにおいても、トリ
ガ信号の周期がある範囲で変動するレーダに対
してトリガノイズマスクゲート発生の追従動作
が得られず使用が困難である。(2) Even in a radar range with a constant cycle, it is difficult to use the radar because the trigger noise mask gate generation cannot be followed for radars whose trigger signal cycle varies within a certain range.
(3) 録音済テープケース等にレーダのトリガ周期
を表示しておき、これを再生時にトリガノイズ
マスクゲート発生回路の周期に合せる方法をと
る方法もあるが、その取扱い上、可成り面到な
ことである。(3) There is a method of displaying the radar trigger cycle on a recorded tape case, etc., and matching it to the cycle of the trigger noise mask gate generation circuit during playback, but this method requires considerable care and handling. That's true.
本考案はこれらの欠点を除去するために、再生
トリガ信号の周期を2個のカウンタで計測し、こ
の周期を比較することにより、再生トリガ信号の
繰返し周期を自動的に抽出し、これに対応した周
期でノイズマスクゲートを発生させるようにした
ものであり、以下、図面により詳細に説明する。 In order to eliminate these drawbacks, the present invention measures the period of the playback trigger signal using two counters, and by comparing these periods, automatically extracts the repetition period of the playback trigger signal and takes measures accordingly. The noise mask gate is generated at a period equal to 100 nm, and will be explained in detail below with reference to the drawings.
第2図は本考案の一実施例を示すブロツク図
で、1は再生トリガ信号入力端子、2はタイミン
グ制御回路、3,4及び5はゲート、6は原振パ
ルス発生回路、7及び8はカウンタ、9は比較回
路、10はラツチ回路、11はダウンカウンタ、
12はゲートフリツプフロツプ、13はアンドゲ
ート、14はトリガ信号出力端子である。 FIG. 2 is a block diagram showing an embodiment of the present invention, in which 1 is a playback trigger signal input terminal, 2 is a timing control circuit, 3, 4 and 5 are gates, 6 is an original pulse generation circuit, and 7 and 8 are counter, 9 is a comparison circuit, 10 is a latch circuit, 11 is a down counter,
12 is a gate flip-flop, 13 is an AND gate, and 14 is a trigger signal output terminal.
この回路の動作は、再生トリガ信号が入力端子
1に加えられると、アンドゲート13とタイミン
グ制御回路2とに分配される。タイミング制御回
路2では第3図に示すような60Hzの信号が生成さ
れており、その16.7mSの期間の内の最初の再生
トリガ信号4個が取り出され、2個づつに分けて
周期が測定される。また、第4図イ〜ニに示すよ
うに、タイミング制御回路2はゲート3,4,5
及びカウンタ7,8を動作させるために必要なタ
イミングパルスを出力する。一方、原振パルス発
生回路6は正確な周波数のパルスf1(1MHz;1μS)
を発生してゲート3,4及び5に出力する。最初
の再生トリガ信号でゲート3が開き次の再生トリ
ガ信号で閉じて原振パルスの通過数をカウンタ7
で計数する第4図ホ。同様に次の再生トリガ周期
はゲート4が開きカウンタ8で原振パルス数を計
数する。第4図ヘ。この場合、前後の再生トリガ
周期が同じであれば、両カウンタ7,8の計数値
はほぼ一致することになる。比較回路9は再生ト
リガの周期の計数値の差が所定の範囲内に入る
と、ラツチのためのパルスをラツチ回路10にあ
たえ第4図ト、カウンタ8の内容をラツチ回路1
0に移す。一方、アンドゲート13はゲートフリ
ツプフロツプ12がリセツトされるまで開いてい
る。 The operation of this circuit is divided between the AND gate 13 and the timing control circuit 2 when a reproduction trigger signal is applied to the input terminal 1. The timing control circuit 2 generates a 60Hz signal as shown in Figure 3, and the first four playback trigger signals within the 16.7mS period are extracted and the period is measured for each two. Ru. Further, as shown in FIG. 4A to D, the timing control circuit 2 includes gates 3, 4, and
and outputs timing pulses necessary to operate the counters 7 and 8. On the other hand, the original pulse generation circuit 6 generates a pulse f 1 (1MHz; 1μS) with an accurate frequency.
is generated and output to gates 3, 4 and 5. The gate 3 opens with the first playback trigger signal and closes with the next playback trigger signal, and the counter 7 counts the number of passages of the original pulse.
Figure 4. Similarly, in the next reproduction trigger cycle, the gate 4 is opened and the counter 8 counts the number of original pulses. Go to Figure 4. In this case, if the previous and subsequent reproduction trigger cycles are the same, the counts of both counters 7 and 8 will almost match. When the difference in the counted values of the regeneration trigger cycles falls within a predetermined range, the comparator circuit 9 applies a pulse for latching to the latch circuit 10 and transfers the contents of the counter 8 to the latch circuit 10 as shown in FIG.
Move to 0. On the other hand, AND gate 13 remains open until gate flip-flop 12 is reset.
いま、アンドゲート13に加えられた入力端子
1からの再生トリガ信号が、アンドゲート13を
通過し、トリガ信号出力端子14に出力されると
同時に、ゲートフリツプフロツプ12をリセツト
してアンドゲート13を閉じるとともに、ラツチ
回路の内容をダウンカウンタ11に読み込む。ダ
ウンカウンタ11ではゲート5を通過した原振パ
ルスで減算していき第4図チ、その内容がゼロに
なると、ボロウパルスを出力して第4図リゲート
5を閉じ、ゲートフリツプフロツプ12をセツト
して第4図ヌ再生トリガ信号が通過するまでアン
ドゲート13を開放する。 Now, the reproduction trigger signal from the input terminal 1 applied to the AND gate 13 passes through the AND gate 13 and is output to the trigger signal output terminal 14, and at the same time, the gate flip-flop 12 is reset and the AND gate is output. 13 is closed, and the contents of the latch circuit are read into the down counter 11. The down counter 11 subtracts the original oscillation pulse that passed through the gate 5, and when the content becomes zero, it outputs a borrow pulse, closes the regate 5 in FIG. 4, and sets the gate flip-flop 12. Then, the AND gate 13 is opened until the reproduction trigger signal shown in FIG. 4 passes through.
実用上は、再生トリガ信号が通過するためにア
ンドゲート13が開いている時間が必要であるか
ら、原振パルスの繰返し周期をf1より短かくした
f2としてある。ダウンカウンタ11で減算される
パルスの個数は同じだが、周期の短かい分だけ早
く零になり、ボロウパルスが出力される。なお、
ゲート5がタイミング制御回路2で制御されて、
始めの短かい期間にf2が通過し、続いてf1が通過
するようにすることもできる。また、f2を用いる
代わりに、ダウンカウンタ11に予めある値をプ
リセツトするようにしても、再生トリガ信号が通
過するために必要な時間を確保することができ
る。以後、上記動作を繰り返すことにより、ゲー
ト周期が自動設定され、不要なパルスがトリガ信
号として出力するのを阻止し、アンドゲート13
が開いている間にトリガ信号として、パルスを1
個だけ出力する。第4図の右の方にノイズがマス
クされる様子を示してある。トリガ信号の周期が
T1′≠T2′の場合で、カウンタ7とカウンタ8の計
数値の差が所定の範囲以上である場合、比較回路
9からラツチパルスが出力されず、その結果、ラ
ツチ回路10の内容は更新されない。よつて、正
しい周期の値のみラツチ回路10で保持するよう
になり、ダウンカウンタ11は常に正しい周期の
ボロウパルスを出力する結果、本考案は安定した
ノイズマスク動作をすることになる。また、トリ
ガ信号の周期がある範囲でわずかずつ変化する場
合、カウンタ7とカウンタ8の計数値の差が所定
の範囲内であれば、比較回路9からラツチパルス
が出力され、ダウンカウンタ11に送り込まれる
データもその周期に追従したものとなり、ゲート
周期は再生トリガ信号の周期に対応して変化して
いくことができる。 In practice, the AND gate 13 needs to be open for the reproduction trigger signal to pass through, so the repetition period of the original pulse is made shorter than f1 .
It is given as f 2 . Although the number of pulses subtracted by the down counter 11 is the same, it reaches zero earlier due to the shorter period, and a borrow pulse is output. In addition,
The gate 5 is controlled by the timing control circuit 2,
It is also possible to have f 2 pass for a short period at the beginning, followed by f 1 . Furthermore, instead of using f2 , the down counter 11 may be preset to a certain value, thereby ensuring the time required for the reproduction trigger signal to pass. Thereafter, by repeating the above operation, the gate period is automatically set, unnecessary pulses are prevented from being output as a trigger signal, and the AND gate 13
While the is open, send one pulse as a trigger signal.
Output only one. The right side of FIG. 4 shows how noise is masked. The period of the trigger signal is
In the case of T 1 ′≠T 2 ′, if the difference between the count values of counter 7 and counter 8 is greater than a predetermined range, the latch pulse is not output from the comparator circuit 9, and as a result, the contents of the latch circuit 10 are updated. Not done. Therefore, the latch circuit 10 only holds values with the correct period, and the down counter 11 always outputs borrow pulses with the correct period, so that the present invention performs a stable noise mask operation. In addition, when the period of the trigger signal changes slightly within a certain range, if the difference between the count values of counter 7 and counter 8 is within a predetermined range, a latch pulse is output from comparison circuit 9 and sent to down counter 11. The data also follows the period, and the gate period can change in accordance with the period of the reproduction trigger signal.
以上説明したように、本考案では再生トリガ信
号の入力パルスの周期に対応して自動的にゲート
を開閉制御できるから、VTRのビデオトラツク
上にビデオヘツドの回転と非同期な送信トリガ信
号を記録再生するのに好適な装置である。また、
本考案はレーダの他、ソーナ、医療用録画装置等
にも応用が可能であることは勿論である。しか
も、ビデオヘツド切換え時に発生する切換雑音が
再生したトリガ信号に混入して障害となることが
なく、実用に供して効果が大きい。 As explained above, the present invention can automatically open and close the gate in accordance with the cycle of the input pulse of the playback trigger signal, so the transmission trigger signal that is asynchronous to the rotation of the video head is recorded and played back on the video track of the VTR. This is a suitable device for Also,
It goes without saying that the present invention can be applied to sonar, medical recording equipment, etc. in addition to radar. Moreover, the switching noise generated when switching the video head does not mix into the reproduced trigger signal and cause a disturbance, which is highly effective in practical use.
第1図は従来のレーダトリガ再生装置のブロツ
ク図、第2図は本考案の一実施例のブロツク図、
第3図及び第4図は本考案装置の動作を説明する
ためのタイミング図である。
1……再生トリガ信号入力端子、2……タイミ
ング制御回路、3〜5……ゲート、6……原振パ
ルス発生回路、7,8……カウンタ、9……比較
回路、10……ラツチ回路、11……ダウンカウ
ンタ、12……ゲートフリツプフロツプ、13…
…アンドゲート、14……トリガ信号出力端子。
Fig. 1 is a block diagram of a conventional radar trigger reproducing device, Fig. 2 is a block diagram of an embodiment of the present invention,
3 and 4 are timing diagrams for explaining the operation of the device of the present invention. 1...Reproduction trigger signal input terminal, 2...Timing control circuit, 3-5...Gate, 6...Original pulse generation circuit, 7, 8...Counter, 9...Comparison circuit, 10...Latch circuit , 11...down counter, 12...gate flip-flop, 13...
...And gate, 14...Trigger signal output terminal.
Claims (1)
信号を再生したトリガ信号出力の送出を開閉制御
するアンドゲートと、先の再生トリガ信号出力か
ら次の再生トリガ信号出力までの時間間隔を計測
する第1のカウンタと、前記次の再生トリガ信号
出力の次の再生トリガ信号出力からさらに次の再
生トリガ信号出力までの時間間隔を計測する第2
のカウンタと、両カウンタの計数値の差が所定の
範囲内にあるとき一致信号を出力する比較回路
と、該一致信号を受けて前記第1のカウンタの計
数値を保持するラツチ回路と、該保持された計数
値を前記第1及び第2のカウンタを駆動する原振
パルスよりやゝ短かい周期の原振パルスで計数す
るダウンカウンタと、該ダウンカウンタの出力す
るボロウ信号を受けてから前記再生トリガ信号出
力が通過するまで前記アンドゲートを開放する信
号を出力するゲートフリツプフロツプとを備えて
自動的に前記再生トリガ信号出力の周期を抽出し
て該再生トリガ信号出力のみを送出するようにし
たことを特徴とするレーダトリガ再生装置。 an AND gate that controls the opening and closing of a trigger signal output that reproduces the transmission trigger signal of the radar device recorded in the recording device; and a first gate that measures the time interval from the previous reproduction trigger signal output to the next reproduction trigger signal output. and a second counter for measuring the time interval from the next reproduction trigger signal output of the next reproduction trigger signal output to the next reproduction trigger signal output.
a comparator circuit that outputs a match signal when the difference between the count values of both counters is within a predetermined range, a latch circuit that receives the match signal and holds the count value of the first counter; a down counter that counts the held count value using an original oscillation pulse having a slightly shorter period than the original oscillation pulse that drives the first and second counters; and a gate flip-flop that outputs a signal that opens the AND gate until the reproduction trigger signal output passes, and automatically extracts the cycle of the reproduction trigger signal output and sends out only the reproduction trigger signal output. A radar trigger playback device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19832083U JPS60106174U (en) | 1983-12-23 | 1983-12-23 | Radar trigger playback device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19832083U JPS60106174U (en) | 1983-12-23 | 1983-12-23 | Radar trigger playback device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60106174U JPS60106174U (en) | 1985-07-19 |
| JPH0245827Y2 true JPH0245827Y2 (en) | 1990-12-04 |
Family
ID=30757207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19832083U Granted JPS60106174U (en) | 1983-12-23 | 1983-12-23 | Radar trigger playback device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106174U (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589387Y2 (en) * | 1981-09-08 | 1983-02-21 | 富士通株式会社 | Pulse signal period identification circuit |
-
1983
- 1983-12-23 JP JP19832083U patent/JPS60106174U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60106174U (en) | 1985-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4682247A (en) | Tape speed determining apparatus for video signal reproducing apparatus | |
| JPH0245827Y2 (en) | ||
| JPS57203229A (en) | Magnetic recorder and reproducer | |
| JPH0654568B2 (en) | Automatic tracking controller for magnetic recording / reproducing apparatus | |
| JP2993048B2 (en) | Index signal recording device | |
| JPS6336510Y2 (en) | ||
| JPS5815874B2 (en) | Kirokubaitaino Tamadashi Shingouno Kirokuhouhou Oyobi Sono Saisei Souchi | |
| JPH0393070A (en) | Rotary head type magnetic tape recording reproducing device | |
| JPS6136300B2 (en) | ||
| SU801095A1 (en) | Device for measuring time-related motion parametrs of magnetic record carrier | |
| JPS63113841A (en) | Automatic discriminator for recording speed of magnetic tape | |
| JP2678307B2 (en) | Tracking detection device in magnetic recording / reproducing device | |
| JP2626017B2 (en) | Time code signal delay processing circuit | |
| JPS59193505A (en) | Data recorder | |
| KR940001131Y1 (en) | Slow drive of video cassette recorder (VCR) | |
| JPS58187031U (en) | video tape recorder | |
| JPS58224485A (en) | Device for recording and reproducing information of video tape recorder | |
| JPS61237249A (en) | Control signal reproducer | |
| JPS5467314A (en) | Magnetic recording reproducer | |
| JPS6019077B2 (en) | time code signal generator | |
| JPS6047656B2 (en) | Automatic speed switching circuit | |
| JPS6361450A (en) | Time base error detector | |
| JPS5884682U (en) | signal detection circuit | |
| JPS59210779A (en) | Still picture reproducing device of video tape recorder | |
| JPS63127453A (en) | Capstan servo circuit |