JPH0245959A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0245959A JPH0245959A JP63196494A JP19649488A JPH0245959A JP H0245959 A JPH0245959 A JP H0245959A JP 63196494 A JP63196494 A JP 63196494A JP 19649488 A JP19649488 A JP 19649488A JP H0245959 A JPH0245959 A JP H0245959A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- wiring
- nitride
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000002844 melting Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 125000004429 atom Chemical group 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 239000003870 refractory metal Substances 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000012421 spiking Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に関する。特に高集積化された高信
頼度な半導体装置に有効である。
頼度な半導体装置に有効である。
［従来の技術１
従来、ＩＣの配線構造は、パリアメクルとＡＬの２層構
造が用いられている０例えばＴｉＷやＷパリアメクル上
にＡＬ合金及形成し、Ｓｉ基板または多結晶シリコン、
シリサイド領域の接続する領域（コンタクトホール領域
）と絶縁膜上の領域は同一構造であった。
造が用いられている０例えばＴｉＷやＷパリアメクル上
にＡＬ合金及形成し、Ｓｉ基板または多結晶シリコン、
シリサイド領域の接続する領域（コンタクトホール領域
）と絶縁膜上の領域は同一構造であった。
［発明が解決しようとする課題１
一方配線は、ＡＬのＳｉ基板中へのスパイキング及び表
面ヒロックを回避し、絶縁膜Ｓ ｉ Ｏ＊との密着性を
上げることを満足しなければならない、しかしながらＳ
ｉ Ｏ２との密着性の向上及びＳｉ基板中へのスパイ
キングの発生はどちらもバリア金属とＳｉとが反応しや
すい場合に得られるものであり、密着性の向上とスパイ
キング回避の両方を満足せず、トレードオフの関係にあ
った。
面ヒロックを回避し、絶縁膜Ｓ ｉ Ｏ＊との密着性を
上げることを満足しなければならない、しかしながらＳ
ｉ Ｏ２との密着性の向上及びＳｉ基板中へのスパイ
キングの発生はどちらもバリア金属とＳｉとが反応しや
すい場合に得られるものであり、密着性の向上とスパイ
キング回避の両方を満足せず、トレードオフの関係にあ
った。
また従来の構造では、コンタクト穴が１μｍ以下になる
とＡＬ配線のステップカバレージが劣化し、空洞が存在
したり、断線したりしてコンタクト穴には上層の高融点
金属の窒化物が形成できないという不具合が多発してい
た。
とＡＬ配線のステップカバレージが劣化し、空洞が存在
したり、断線したりしてコンタクト穴には上層の高融点
金属の窒化物が形成できないという不具合が多発してい
た。
本発明はかかる従来の欠点を回避し、ＡＬスパイキング
および表面ヒロックのない、密着性に優れた、そしてス
テップカバレージの良い配線を持つ高信頼性な半導体装
置を提供することを目的とする。
および表面ヒロックのない、密着性に優れた、そしてス
テップカバレージの良い配線を持つ高信頼性な半導体装
置を提供することを目的とする。
［課題を解決するための手段］
本発明では、コンタクト穴領域の配線構造と絶縁物上の
配線構造が異なる。コンタクト穴領域は、Ｔ１、Ｗ、Ｔ
ａ、Ｍｏ、Ｃｏ、Ｚｒなどの高融点金属シリサイド層と
高融点金属の窒化物、ＡＬ合金及び高融点金属の窒化物
から成り、層間絶縁膜上では、高融点金属及び高融点金
属の窒化物、ＡＬ合金及び高融点金属の窒化物で構成さ
れる。それぞれの高融点金属とそのシリサイド、窒化物
は同一の高融点金属である必要はない。すなわち、例え
ばＴｉＮ／Ｔｉ、ＴｉＮ／Ｔｉ５ｉｚの構成でも、Ｔ
ｉ Ｎ／Ｍｏ、 Ｔ ｉ Ｎ／Ｍｏ Ｓ ｉ ｚの構成
でも良い０本発明によれば、コンタクト領域では、バリ
ア性が高くかつＡＬ合金及のぬれ性に優れた材料でＡＬ
立直下配線が構成され、絶縁物上では、密着性の良い、
ぬれ性のやや劣る材料でＡＬ立直下配線が形成されてい
る。このため、ＡＬスパイキングが回避でき、密着性が
良く、ステップカバレージの良い、空孔のない、ＡＬ配
線層が形成できる。このため最上層の高融点金属も均一
に形成でき、ＡＬ裏表面ヒロックを回避できる。
配線構造が異なる。コンタクト穴領域は、Ｔ１、Ｗ、Ｔ
ａ、Ｍｏ、Ｃｏ、Ｚｒなどの高融点金属シリサイド層と
高融点金属の窒化物、ＡＬ合金及び高融点金属の窒化物
から成り、層間絶縁膜上では、高融点金属及び高融点金
属の窒化物、ＡＬ合金及び高融点金属の窒化物で構成さ
れる。それぞれの高融点金属とそのシリサイド、窒化物
は同一の高融点金属である必要はない。すなわち、例え
ばＴｉＮ／Ｔｉ、ＴｉＮ／Ｔｉ５ｉｚの構成でも、Ｔ
ｉ Ｎ／Ｍｏ、 Ｔ ｉ Ｎ／Ｍｏ Ｓ ｉ ｚの構成
でも良い０本発明によれば、コンタクト領域では、バリ
ア性が高くかつＡＬ合金及のぬれ性に優れた材料でＡＬ
立直下配線が構成され、絶縁物上では、密着性の良い、
ぬれ性のやや劣る材料でＡＬ立直下配線が形成されてい
る。このため、ＡＬスパイキングが回避でき、密着性が
良く、ステップカバレージの良い、空孔のない、ＡＬ配
線層が形成できる。このため最上層の高融点金属も均一
に形成でき、ＡＬ裏表面ヒロックを回避できる。
［実 施 例１
以下実施例を用いて説明する。
第１．２図は、本発明による半導体の断面図であり、製
造工程をも示している。第１図においてＳｉ基板ｌに形
成された拡散層２と配線層（４，５）は、層間絶縁膜３
で分離され、コンタクトホール１０領域で接続している
。拡散層２は、シリサイド層が裏打ちされていても良い
、コンタクトホール１０を形成後、１１層４を形成後、
リアクティブ・スパックによりＴｉＮ層５を形成すル、
コノ後、≦ｌ ＯｐｐｍＯｚａ度のＮ２雰囲気中で６０
０℃〜１０００℃の短時間ランプアニルをすることによ
り、コンタクト領域は、第２図に示すようにＴｉシリサ
イド６、ＴｉＮ８に変化する。さらに、コンタクト領域
のＴｉＮには、グレインバウンダリー中にＳｉが拡散し
て、Ｓｉを含むＴｉＮ８になっている。また極低濃度ｏ
２（≦１０ｐｐｍ）によりＴｉＮ５′の表面は、弱冠Ｏ
原子が侵入している。このあと、２５０℃以上の加熱ス
パックまたはバイアススパッタによりＡＬまたはＡＬ−
Ｃｕなとの合金を蓄積する。この時、コンタクト領域の
ＴｉＮに含まれるＳｉ原子は容易にＡＬに侵入し、ＡＬ
の融点を下げると同時に、ＡＬのぬれ性を向上させる。
造工程をも示している。第１図においてＳｉ基板ｌに形
成された拡散層２と配線層（４，５）は、層間絶縁膜３
で分離され、コンタクトホール１０領域で接続している
。拡散層２は、シリサイド層が裏打ちされていても良い
、コンタクトホール１０を形成後、１１層４を形成後、
リアクティブ・スパックによりＴｉＮ層５を形成すル、
コノ後、≦ｌ ＯｐｐｍＯｚａ度のＮ２雰囲気中で６０
０℃〜１０００℃の短時間ランプアニルをすることによ
り、コンタクト領域は、第２図に示すようにＴｉシリサ
イド６、ＴｉＮ８に変化する。さらに、コンタクト領域
のＴｉＮには、グレインバウンダリー中にＳｉが拡散し
て、Ｓｉを含むＴｉＮ８になっている。また極低濃度ｏ
２（≦１０ｐｐｍ）によりＴｉＮ５′の表面は、弱冠Ｏ
原子が侵入している。このあと、２５０℃以上の加熱ス
パックまたはバイアススパッタによりＡＬまたはＡＬ−
Ｃｕなとの合金を蓄積する。この時、コンタクト領域の
ＴｉＮに含まれるＳｉ原子は容易にＡＬに侵入し、ＡＬ
の融点を下げると同時に、ＡＬのぬれ性を向上させる。
また、ＴｉＮ５’ 、ＴｉＮ８の表面の酸素もＡＬのぬ
れ性を向上させるから、ＡＬは容易にコンタクト領域に
侵入し、アスペクト比が１のサブミクロンホールも、空
洞なく埋め込むことが可能になる。従って最上層のＴｉ
Ｎ９も均一に表面に形成でき、ＡＬのヒロックが回避可
能になる。一方、ＴｉＮ８は、グレインバランブリーに
、Ｓｉ原子と０原子とが存在するため、ＡＬはＡｌ２Ｏ
２またはＡＬ−５ｉをグレインバウンダリー中に形成し
、グレインバウンダリー中に安定なＡＬ２０３ 、 Ａ
Ｌ−５ｉを形成した後は、ＡＬが侵入できずそれ自身が
ＡＬＴのＳｉ基板１へのスパイキングを回避するバリア
になる。また絶縁膜上のＴｉ４は。
れ性を向上させるから、ＡＬは容易にコンタクト領域に
侵入し、アスペクト比が１のサブミクロンホールも、空
洞なく埋め込むことが可能になる。従って最上層のＴｉ
Ｎ９も均一に表面に形成でき、ＡＬのヒロックが回避可
能になる。一方、ＴｉＮ８は、グレインバランブリーに
、Ｓｉ原子と０原子とが存在するため、ＡＬはＡｌ２Ｏ
２またはＡＬ−５ｉをグレインバウンダリー中に形成し
、グレインバウンダリー中に安定なＡＬ２０３ 、 Ａ
Ｌ−５ｉを形成した後は、ＡＬが侵入できずそれ自身が
ＡＬＴのＳｉ基板１へのスパイキングを回避するバリア
になる。また絶縁膜上のＴｉ４は。
該ランプアニール時に、５ｉｎ２と反応しＴｉ−０、Ｔ
ｉ−５ｉ（７）接合がＴ ｉ ４ トＳ １０２３ （
７）密着性を上げる。
ｉ−５ｉ（７）接合がＴ ｉ ４ トＳ １０２３ （
７）密着性を上げる。
［発明の効果１
以上説明したように、本発明によれば、耐ＡＬマイクレ
ージョン、耐ヒロック、配線と層間絶縁膜の密着性、そ
して配線のステップカバレージ、すべてに優れた配線を
持つ高信頼性な半導体装置が可能になる。
ージョン、耐ヒロック、配線と層間絶縁膜の密着性、そ
して配線のステップカバレージ、すべてに優れた配線を
持つ高信頼性な半導体装置が可能になる。
第１．２図は本発明による半導体の断面図及び工程断面
図。 ・Ｓｉ基板 ・拡散層 ・層間絶縁膜 ・Ｔ１ ・ＴｉＮ ・Ｔｉシリサイド ・ＡＬ金合 金ＳｉとＯ原子を含んだＴｉＮ ・コンタクト穴 ・０原子を含んだＴｉＮ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）￥１８ ２皿
図。 ・Ｓｉ基板 ・拡散層 ・層間絶縁膜 ・Ｔ１ ・ＴｉＮ ・Ｔｉシリサイド ・ＡＬ金合 金ＳｉとＯ原子を含んだＴｉＮ ・コンタクト穴 ・０原子を含んだＴｉＮ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）￥１８ ２皿
Claims (3)
- （１）ＩＣの配線において、Ｓｉ基板または多結晶シリ
コン、シリサイド配線と接続するＡＬ配線領域は、高融
点金属シリサイドと高融点金属の窒化物とＡＬまたはＡ
Ｌ合金及び高融点金属の窒化物からなり、層間絶縁膜上
の配線領域は高融点金属と高融点金属の窒化物とＡＬま
たはＡＬ合金及び高融点金属の窒化物から成ることを特
徴とする半導体装置。 - （２）Ｓｉ基板または多結晶シリコン、シリサイドと接
続する領域の下層の高融点金属の窒化物には、Ｓｉ原子
が含まれることを特徴とする請求項１記載の半導体装置
。 - （３）ＩＣの配線全領域において、該下層高融点金属の
窒化物にはＯ原子が含まれることを特徴とする請求項１
記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196494A JP2764933B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
| US07/387,834 US4998157A (en) | 1988-08-06 | 1989-08-01 | Ohmic contact to silicon substrate |
| EP89307849A EP0354717A3 (en) | 1988-08-06 | 1989-08-02 | Semi-conductor device and method of manufacturing such a device |
| KR1019890011087A KR950013737B1 (ko) | 1988-08-06 | 1989-08-03 | 실리콘 함유 기판 및 절연막을 갖는 반도체 장치 |
| US07/863,462 US5312772A (en) | 1988-08-06 | 1992-04-01 | Method of manufacturing interconnect metallization comprising metal nitride and silicide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196494A JP2764933B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0245959A true JPH0245959A (ja) | 1990-02-15 |
| JP2764933B2 JP2764933B2 (ja) | 1998-06-11 |
Family
ID=16358706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196494A Expired - Lifetime JP2764933B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764933B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193362A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61290740A (ja) * | 1985-06-19 | 1986-12-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1988
- 1988-08-06 JP JP63196494A patent/JP2764933B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193362A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61290740A (ja) * | 1985-06-19 | 1986-12-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2764933B2 (ja) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3535280B2 (ja) | 半導体装置およびその製造方法 | |
| US5272376A (en) | Electrode structure for a semiconductor device | |
| US4742014A (en) | Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor | |
| JPH02222148A (ja) | 半導体装置 | |
| US5332693A (en) | Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device | |
| US4843453A (en) | Metal contacts and interconnections for VLSI devices | |
| US4680612A (en) | Integrated semiconductor circuit including a tantalum silicide diffusion barrier | |
| JPH0557743B2 (ja) | ||
| JPH11307530A (ja) | 半導体装置及びその製造方法 | |
| US4916397A (en) | Semiconductor device with bonding pad | |
| JPH0245959A (ja) | 半導体装置及びその製造方法 | |
| JPH06140398A (ja) | 集積回路装置 | |
| JPH0245958A (ja) | 半導体装置及びその製造方法 | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JPH0245960A (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62190850A (ja) | 半導体装置 | |
| JP2001102383A (ja) | 半導体装置及びその製造方法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JPH06252146A (ja) | 半導体装置 | |
| JPS63299250A (ja) | 半導体装置の製造方法 | |
| JPH0376030B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |