JPH0245958A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0245958A JPH0245958A JP63196493A JP19649388A JPH0245958A JP H0245958 A JPH0245958 A JP H0245958A JP 63196493 A JP63196493 A JP 63196493A JP 19649388 A JP19649388 A JP 19649388A JP H0245958 A JPH0245958 A JP H0245958A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- melting point
- high melting
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に関する。特に高集積化された高信
頼度な半導体装置に有効である。
頼度な半導体装置に有効である。
〔従来の技術１
従来、ＩＣの配線構造は、バリアメタルとＡＬの２層構
造が用いられている。例えばＴｉＷやＷバリアメタル上
にＡＬ金合金形成し、Ｓｉ基板または多結晶シリコン、
シリサイド領域の接続する領域（コンタクトホール領域
）と絶縁膜上の領域は同一構造であった。
造が用いられている。例えばＴｉＷやＷバリアメタル上
にＡＬ金合金形成し、Ｓｉ基板または多結晶シリコン、
シリサイド領域の接続する領域（コンタクトホール領域
）と絶縁膜上の領域は同一構造であった。
［発明が解決しようとする課題］
一方配線は、ＡＬのＳｉ基板中へのスパイキングを回避
し、絶縁膜Ｓ ｉＯ２との密着性を上げることを満足し
なければならない。しかしながらＳｉｎｇとの密着性の
向上及び３１基板中へのスパイキングの発生はどちらも
バリア金属とＳｉとが反応しやすい場合に得られるもの
であり、密着性の向上とスパイキングの両方を満足せず
、トレードオフの関係にあった。また従来の構造では、
コンタクト穴が１μｍ以下になると配線のステップカバ
レージが劣化し、空洞が存在したり、断線したりすると
いう不具合が多発していた。
し、絶縁膜Ｓ ｉＯ２との密着性を上げることを満足し
なければならない。しかしながらＳｉｎｇとの密着性の
向上及び３１基板中へのスパイキングの発生はどちらも
バリア金属とＳｉとが反応しやすい場合に得られるもの
であり、密着性の向上とスパイキングの両方を満足せず
、トレードオフの関係にあった。また従来の構造では、
コンタクト穴が１μｍ以下になると配線のステップカバ
レージが劣化し、空洞が存在したり、断線したりすると
いう不具合が多発していた。
本発明はかかる従来の欠点を回避し、ＡＬスパイキング
のない、密着性に優れた、そしてステップカバレージの
良い配線を持つ高信頼性な半導体装置を提供する。
のない、密着性に優れた、そしてステップカバレージの
良い配線を持つ高信頼性な半導体装置を提供する。
［課題を解決するための手段１
本発明では、コンタクト穴領域の配線構造と絶縁物上の
配線構造が異なる。コンタクト穴領域は、Ｔｉ、Ｗ、Ｔ
ａ、Ｍｏ、Ｃｏ、Ｚｒなどの高融点金属シリサイド層と
高融点金属の窒化物及びＡＬ金合金ら成り、層間絶縁膜
上では、高融点金属及び高融点金属の窒化物及びＡＬ金
合金構成される。それぞれの高融点金属とそのシリサイ
ド、窒化物は同一の高融点金属である必要はない。すな
わち、例えばＴｉＮ／Ｔｉ、ＴｉＮ／ＴｉＳ １２の構
成でも、Ｔ ｉ Ｎ／Ｍｏ、 Ｔ ｉ Ｎ／Ｍ。
配線構造が異なる。コンタクト穴領域は、Ｔｉ、Ｗ、Ｔ
ａ、Ｍｏ、Ｃｏ、Ｚｒなどの高融点金属シリサイド層と
高融点金属の窒化物及びＡＬ金合金ら成り、層間絶縁膜
上では、高融点金属及び高融点金属の窒化物及びＡＬ金
合金構成される。それぞれの高融点金属とそのシリサイ
ド、窒化物は同一の高融点金属である必要はない。すな
わち、例えばＴｉＮ／Ｔｉ、ＴｉＮ／ＴｉＳ １２の構
成でも、Ｔ ｉ Ｎ／Ｍｏ、 Ｔ ｉ Ｎ／Ｍ。
Ｓ１□の構成でも良い。本発明によれば、コンタクト領
域では、バリア性が高くかつＡＬ金合金のぬれ性に優れ
た材料でＡＩ−直下の配線が構成され、絶縁物上では、
密着性の良い、ぬれ性のやや劣る材料でＡＬ面直下配線
が形成されている。このため、ＡＬスパイキングが回避
でき、密着性が良く、ステップカバレージの良い、空孔
のない、ＡＬ配線層が形成できる。
域では、バリア性が高くかつＡＬ金合金のぬれ性に優れ
た材料でＡＩ−直下の配線が構成され、絶縁物上では、
密着性の良い、ぬれ性のやや劣る材料でＡＬ面直下配線
が形成されている。このため、ＡＬスパイキングが回避
でき、密着性が良く、ステップカバレージの良い、空孔
のない、ＡＬ配線層が形成できる。
［実 施 例］
以下実施例を用いて説明する。
第１．２図は、本発明による半導体の断面図であり、製
造工程をも示している。第１図においてＳｉ基板１に形
成された拡散層２と配線層（４，５）は、層間絶縁膜３
で分離され、コンタクトホール１０領域で接続している
。拡散層２は、シフサイド層が裏打ちされていても良い
。コンタクトホール１０を形成後、Ｔｉ層４を形成後、
リアクティブ・スパッタによりＴｉＮ層５を形成する。
造工程をも示している。第１図においてＳｉ基板１に形
成された拡散層２と配線層（４，５）は、層間絶縁膜３
で分離され、コンタクトホール１０領域で接続している
。拡散層２は、シフサイド層が裏打ちされていても良い
。コンタクトホール１０を形成後、Ｔｉ層４を形成後、
リアクティブ・スパッタによりＴｉＮ層５を形成する。
この後、≦１０ｐｐｍＯｉ濃度のＮ２雰囲気中で６００
°Ｃ〜１０００℃の短時間ランプアニルをすることによ
り、コンタクト領域は、第２図に示すようにＴｉシリサ
イド６、ＴｉＮ８に変化する。さらに、コンタクト領域
のＴｉＮには、グレインバウンダリー中にＳｉが拡散し
て、Ｓｉを含むＴｉＮ８になっている。また極低濃度０
２（≦１０ｐｐｍ）によりＴｉＮ５’の表面は、弱冠Ｏ
原子が侵入している。このあと、２５０℃以上の加熱ス
パッタによりＡＬまたはＡＬ−Ｃｕなとの合金を蓄積す
る。この時、コンタクト領域のＴｉＮに含まれるＳｉ原
子は容易にＡＬに侵入し、ＡＬの融点を下げると同時に
、ＡＬのぬれ性を向上させる。また、ＴｉＮ５’ 、Ｔ
ｉＮ８の表面の酸素もＡＬのぬれ性を向上させるから、
ＡＬは容易にコンタクト領域に侵入し、アスペクト比が
１のサブミクロンホールも、空洞なく埋め込むことが可
能になる。一方、ＴｉＮ８は、グレインバウンダリーに
、Ｓ１原子とＯ原子とが存在するため、ＡＬはＡＬ ｚ
Ｏ３ＡＬ−３ｉをグレインバウンダリー中に形成し、
グレインバウンダリー中に安定なＡＬ２０ｓ 、ＡＬ−
３ｉを形成した後は、ＡＬが侵入できずそれ自身がＡＬ
ＴのＳｉ基板１へのスパイキングを回避するバリアにな
る。
°Ｃ〜１０００℃の短時間ランプアニルをすることによ
り、コンタクト領域は、第２図に示すようにＴｉシリサ
イド６、ＴｉＮ８に変化する。さらに、コンタクト領域
のＴｉＮには、グレインバウンダリー中にＳｉが拡散し
て、Ｓｉを含むＴｉＮ８になっている。また極低濃度０
２（≦１０ｐｐｍ）によりＴｉＮ５’の表面は、弱冠Ｏ
原子が侵入している。このあと、２５０℃以上の加熱ス
パッタによりＡＬまたはＡＬ−Ｃｕなとの合金を蓄積す
る。この時、コンタクト領域のＴｉＮに含まれるＳｉ原
子は容易にＡＬに侵入し、ＡＬの融点を下げると同時に
、ＡＬのぬれ性を向上させる。また、ＴｉＮ５’ 、Ｔ
ｉＮ８の表面の酸素もＡＬのぬれ性を向上させるから、
ＡＬは容易にコンタクト領域に侵入し、アスペクト比が
１のサブミクロンホールも、空洞なく埋め込むことが可
能になる。一方、ＴｉＮ８は、グレインバウンダリーに
、Ｓ１原子とＯ原子とが存在するため、ＡＬはＡＬ ｚ
Ｏ３ＡＬ−３ｉをグレインバウンダリー中に形成し、
グレインバウンダリー中に安定なＡＬ２０ｓ 、ＡＬ−
３ｉを形成した後は、ＡＬが侵入できずそれ自身がＡＬ
ＴのＳｉ基板１へのスパイキングを回避するバリアにな
る。
また絶縁膜上のＴｉ４は、該ランプアニール時に、Ｓｉ
ｎ、と反応しＴｉ−０、Ｔｉ−３ｉの結合がＴｉ４と５
ｉＯｚ３のＴ：＠性を上げる。
ｎ、と反応しＴｉ−０、Ｔｉ−３ｉの結合がＴｉ４と５
ｉＯｚ３のＴ：＠性を上げる。
［発明の効果１
以上説明したように、本発明によれば、耐ＡＬマイグレ
ーション、配線と層間絶縁膜の密着性、そして配線のス
テップカバレージすべてに優れた配線を持つ高信頼性な
半導体装置が可能になる。
ーション、配線と層間絶縁膜の密着性、そして配線のス
テップカバレージすべてに優れた配線を持つ高信頼性な
半導体装置が可能になる。
第１．２図は本発明による半導体の断面図及び工程断面
図。 ・Ｓｉ基板 拡散層 ・層間絶縁膜 Ｔｉ ・ＴｉＮ ・Ｔｉシリサイド ｌ ０ ＡＬ金合 金ｌとＯ原子を含んだＴ コンタクト穴 Ｏ原子を含んだＴｉＮ Ｎ 以 出願人 セイコーエプソン株式会社
図。 ・Ｓｉ基板 拡散層 ・層間絶縁膜 Ｔｉ ・ＴｉＮ ・Ｔｉシリサイド ｌ ０ ＡＬ金合 金ｌとＯ原子を含んだＴ コンタクト穴 Ｏ原子を含んだＴｉＮ Ｎ 以 出願人 セイコーエプソン株式会社
Claims (3)
- （１）ＩＣの配線において、Ｓｉ基板または多結晶シリ
コン、シリサイドと接続する配線領域は、高融点金属シ
リサイドと高融点金属の窒化物とＡＬまたはＡＬ合金か
ら成り、層間絶縁膜上の配線領域は高融点金属と高融点
金属の窒化物とＡＬまたはＡＬ合金から成ることを特徴
とする半導体装置。 - （２）Ｓｉ基板または多結晶シリコン、シリサイドと接
続する領域の高融点金属の窒化物には、Ｓｉ原子が含ま
れることを特徴とする請求項１記載の半導体装置。 - （３）ＩＣの配線全領域において、該高融点金属の窒化
物にはＯ原子が含まれることを特徴とする請求項１記載
の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196493A JP2764932B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
| US07/387,834 US4998157A (en) | 1988-08-06 | 1989-08-01 | Ohmic contact to silicon substrate |
| EP89307849A EP0354717A3 (en) | 1988-08-06 | 1989-08-02 | Semi-conductor device and method of manufacturing such a device |
| KR1019890011087A KR950013737B1 (ko) | 1988-08-06 | 1989-08-03 | 실리콘 함유 기판 및 절연막을 갖는 반도체 장치 |
| US07/863,462 US5312772A (en) | 1988-08-06 | 1992-04-01 | Method of manufacturing interconnect metallization comprising metal nitride and silicide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196493A JP2764932B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0245958A true JPH0245958A (ja) | 1990-02-15 |
| JP2764932B2 JP2764932B2 (ja) | 1998-06-11 |
Family
ID=16358690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196493A Expired - Lifetime JP2764932B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764932B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5462895A (en) * | 1991-09-04 | 1995-10-31 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device comprising a titanium nitride film |
| JPH09102544A (ja) * | 1995-05-09 | 1997-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100268791B1 (ko) * | 1997-06-30 | 2000-11-01 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61290740A (ja) * | 1985-06-19 | 1986-12-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1988
- 1988-08-06 JP JP63196493A patent/JP2764932B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61290740A (ja) * | 1985-06-19 | 1986-12-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5462895A (en) * | 1991-09-04 | 1995-10-31 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device comprising a titanium nitride film |
| US5525543A (en) * | 1991-09-04 | 1996-06-11 | Oki Electric Industry, Co., Ltd. | Method of making a semiconductor device using a titanium-rich silicide film |
| JPH09102544A (ja) * | 1995-05-09 | 1997-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100268791B1 (ko) * | 1997-06-30 | 2000-11-01 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2764932B2 (ja) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114244A (en) | Method for manufacturing a semiconductor device having fine contact hole with high aspect ratio | |
| US5272376A (en) | Electrode structure for a semiconductor device | |
| JPH0470785B2 (ja) | ||
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH02222148A (ja) | 半導体装置 | |
| JPH0557743B2 (ja) | ||
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JPS62500060A (ja) | 集積回路デバイスおよびその製造方法 | |
| JPH0245958A (ja) | 半導体装置及びその製造方法 | |
| JPS6364057B2 (ja) | ||
| JPH06140398A (ja) | 集積回路装置 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JP2764934B2 (ja) | 半導体装置 | |
| JP3394155B2 (ja) | 金属薄膜形成方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JP2764933B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPS5939049A (ja) | 半導体装置 | |
| JPH05152245A (ja) | 半導体素子の製造方法 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPH07130849A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |