JPH0246772A - Manufacture of thin film element - Google Patents

Manufacture of thin film element

Info

Publication number
JPH0246772A
JPH0246772A JP19908588A JP19908588A JPH0246772A JP H0246772 A JPH0246772 A JP H0246772A JP 19908588 A JP19908588 A JP 19908588A JP 19908588 A JP19908588 A JP 19908588A JP H0246772 A JPH0246772 A JP H0246772A
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon layer
layer
thin film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19908588A
Other languages
Japanese (ja)
Inventor
Hideo Watanabe
英夫 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP19908588A priority Critical patent/JPH0246772A/en
Publication of JPH0246772A publication Critical patent/JPH0246772A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To obtain an element in which a forward direction characteristics current flows and is so sufficient that driving is enabled by a matrix system at low manufacturing cost, by treating the surface of a semiconductor layer of ohmic junction by using solution containing hydrogen fluoride, before a semiconductor layer is formed. CONSTITUTION:On a retainer 21, a metal layer 22 of, e.g., 1000-2000Angstrom thick is formed by sputtering method or deposition method; and N<+> type amorphous silicon layer 25 is formed by CVD method; the metal layer and the N<+> type amorphous silicon layer are patterned by photolithography method; then the surface of the N<+> type amorphous silicon layer is treated by using HF solution; after the treatment, an amorphous silicon layer of, e.g., 5000-20000Angstrom thick is formed by plasma CVD method; a transparent conducting layer of, e.g., 1000-2000Angstrom is formed by sputtering method, and is patterned. For the HF solution to be used in the treatment, the HF concentration is preferably in the range of 1-10%. The treating time is preferably 10-60sec. while the treating temperature is preferably 20-40 deg.C.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上に、金属層、オーミック接合用半導体
層、半導体層および透明導電層とを順次積層した薄膜素
子、たとえば密着型イメージセンサ等に用いられる光電
変換素子の製造方法に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a thin film element, such as a contact type image sensor, in which a metal layer, a semiconductor layer for ohmic contact, a semiconductor layer, and a transparent conductive layer are sequentially laminated on a substrate. The present invention relates to a method of manufacturing a photoelectric conversion element used in, etc.

〔従来技術〕[Prior art]

近年、新しい画像読取り手段として、ファクシミリ等に
用いる密着型イメージセンサの開発が行われている。密
着型イメージセンサは、読取る長さと同一寸法で、原稿
にほぼ密着して走査しなから光電変換を行うデバイスの
ことである。
2. Description of the Related Art In recent years, a contact type image sensor for use in facsimiles and the like has been developed as a new image reading means. A contact image sensor is a device that has the same size as the reading length and scans a document in close contact with it, then performs photoelectric conversion.

この光電変換部は、薄膜プロセスによって大面積が製造
可能な薄膜型のものが多く、特に駆動回路素子も同時に
形成可能な点から、アモルファスシリコンを密着イメー
ジセンサが用いられテイル。
Many of these photoelectric conversion units are thin-film types that can be manufactured in large areas using a thin-film process.In particular, image sensors made of amorphous silicon are used because drive circuit elements can also be formed at the same time.

更に、駆動ICの数および接続端子数が少なくて済む、
従って製造コストが低く済むという理由から、各アモル
ファスシリコン素子からの配線をマトリックスとした、
マトリックスタイプの駆動方式がよく用いられている。
Furthermore, the number of drive ICs and connection terminals can be reduced.
Therefore, since the manufacturing cost is low, the wiring from each amorphous silicon element is used as a matrix.
Matrix type drive systems are often used.

第1図はファクシミリ用センサに用いられる、フォトダ
イオードとブロッキングダイオードを直列に繋いで配列
したマトリックス配線光センサアレイの回路図であり、
第2図はフォトダイオードとブロッキングダイオードの
具体的構造を示すものである。第1図において、11お
よび12は隣合う素子を、13は7オトダイオードおよ
び14はブロックダイオードを表している。
FIG. 1 is a circuit diagram of a matrix wiring optical sensor array used in facsimile sensors, in which photodiodes and blocking diodes are connected and arranged in series.
FIG. 2 shows the specific structure of the photodiode and blocking diode. In FIG. 1, 11 and 12 represent adjacent elements, 13 represents a 7-otodiode, and 14 represents a block diode.

第2図において、21は支持体、22は金属配線、23
はアモルファスシリコンおよび24は透明導電層を表し
ている。
In FIG. 2, 21 is a support body, 22 is a metal wiring, 23
represents amorphous silicon and 24 represents a transparent conductive layer.

第3図は第2図の構成を有する光センサアレイの平面図
を表している。
FIG. 3 shows a plan view of the optical sensor array having the configuration shown in FIG.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この回路では一惣時間光センサ部に電荷を蓄積した後、
電圧を印加し、電荷の変化量を信号として読みだすため
、読みだし時には7オトダイオードに順方向バイアスが
かかる。ファクシミリ用センサとしては、通常電荷蓄積
時間として、0.5〜2.0ms、読出し時間として1
〜lOμSが一般的であるが、1−10μs内に読出し
を完了させるためには、順方向バイアスをかけたとき、
5■でto−”A/cm2以上の電流を流すことが必要
である。しかし、第2図の構成の素子においては、アモ
ルファスシリコン層22と金属配線23との間にはシヨ
・ソトキバリアが形成されているため、10−’A/a
m”程度しか電流が流れない。
In this circuit, after accumulating charge in the optical sensor part for a period of time,
In order to apply a voltage and read out the amount of change in charge as a signal, the 7 otodiodes are forward biased during reading. For facsimile sensors, the charge accumulation time is usually 0.5 to 2.0 ms, and the readout time is 1 ms.
~lOμS is typical, but in order to complete readout within 1-10μs, when forward biased,
5. It is necessary to flow a current of to-"A/cm2 or more at 10-'A/a
A current of only about m" flows.

第6図のeおよびdはそれぞれ、密着型センサに必要と
されてる順方向電流の下限および逆方向電流の上限を示
している。
6. E and d in FIG. 6 respectively indicate the lower limit of the forward current and the upper limit of the reverse current required for the contact type sensor.

−Mにアモルファスシリコン層と金属層との接触を改良
するために、アモルファスシリコン層と金属層との間に
、オーミック接触用の半導体層を設けることが知られて
いる。そこで、上記の点を改良するためには、アモルフ
ァスシリコン層22と金属配線23との間のオーミック
接触をとるよう、n十−アモルファスシリコン層を設け
ればいのであるが、光センサアレイとして用いる場合は
、第1図の回路図に示した素子11と12との間のリー
ク電流発生を防止するI;めに、第3図の22のように
n十−アモルファスシリコン層をパターニングする必要
がある。
In order to improve the contact between the amorphous silicon layer and the metal layer, it is known to provide a semiconductor layer for ohmic contact between the amorphous silicon layer and the metal layer. Therefore, in order to improve the above point, it is necessary to provide an n0-amorphous silicon layer to establish ohmic contact between the amorphous silicon layer 22 and the metal wiring 23, but when used as a photosensor array. In order to prevent the occurrence of leakage current between elements 11 and 12 shown in the circuit diagram of FIG. 1, it is necessary to pattern the amorphous silicon layer as shown in 22 of FIG. 3. .

パターニングは一般的に、■レジスト塗布■露光■現像
■エツチング■レジスト剥離という工程を含む、フォト
リングラフィ法で行なわれる。このとき、レジスト剥離
が十分に行われないことが多く、n+−アモルファスシ
リコン層表面がレジスト残渣やレジストリムーバにより
汚染され、l+ −アモルファスシリコン層を用いても
尚、結果として十分な順方向特性電流が得られないとい
う問題が生じていた。
Patterning is generally performed by a photolithography method that includes the following steps: (1) resist coating, (2) exposure, (2) development, (2) etching, and (3) resist peeling. At this time, resist stripping is often not performed sufficiently, and the surface of the n+-amorphous silicon layer is contaminated with resist residue and resist remover, resulting in insufficient forward characteristic current even when an l+-amorphous silicon layer is used. The problem was that it was not possible to obtain

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記問題点を解決し、製造コストの低
いマトリックス方式で駆動可能なような、十分な順方向
特性電流が流れる素子を製造する方法を提供することに
ある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a method for manufacturing an element through which a sufficient forward characteristic current flows, which can be driven by a matrix method with low manufacturing cost.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、基板上に、金属層、オーミック接合用半導体
層、たとえばn型にドープしたSiを主成分とする非晶
質半導体層、半導体層、たとえばSiを主成分とする非
晶質半導体層および透明導電層とを順次積層した薄膜素
子の製造方法において、前記半導体層を形成する前に、
オーミック接合用半導体層の表面を弗化水素(以後HF
と標記)を含む溶液で処理することを特徴とする。
The present invention provides a metal layer, an ohmic junction semiconductor layer, for example, an n-type doped amorphous semiconductor layer mainly composed of Si; In the method for manufacturing a thin film element in which a transparent conductive layer and a transparent conductive layer are sequentially laminated, before forming the semiconductor layer,
The surface of the semiconductor layer for ohmic junction is coated with hydrogen fluoride (hereinafter referred to as HF).
It is characterized by being treated with a solution containing

以下本発明の薄膜素子の製造方法について詳細に説明す
る。
The method for manufacturing a thin film element of the present invention will be explained in detail below.

第4図は本発明の製造方法で製造された薄膜素子の一例
である。支持体21上に例えば1000〜2000人の
金属層22をスパッタ法または蒸着法により形成し、次
に例えば200−100OAのn+−アモルファスシリ
コン層25を第5B図のようにCVD法により設け、7
オトリングラフイ法により金属層とn+−アモルファス
シリコン層を第5C図のようにパターニングし、その[
n+−アモルファスシリコン層表面を1−10%のHF
溶液で10〜60秒で処理する。
FIG. 4 is an example of a thin film element manufactured by the manufacturing method of the present invention. A metal layer 22 of, for example, 1,000 to 2,000 layers is formed on the support 21 by a sputtering method or a vapor deposition method, and then an n+-amorphous silicon layer 25 of, for example, 200 to 100 OA is provided by a CVD method as shown in FIG. 5B.
The metal layer and the n+-amorphous silicon layer are patterned as shown in FIG.
The surface of the n+-amorphous silicon layer was treated with 1-10% HF.
Treat with solution for 10-60 seconds.

地理後、例えば5000〜2000OAのアモルファス
シリコン層をプラズマCVD法により第5D図のように
形成し、引続き例えば1000〜2000人の透明導電
層をスパッタ法で形成し、透明導電層をパタニングする
After the formation, an amorphous silicon layer of, for example, 5,000 to 2,000 OA is formed by plasma CVD as shown in FIG. 5D, and subsequently, a transparent conductive layer of, for example, 1,000 to 2,000 OA is formed by sputtering, and the transparent conductive layer is patterned.

本発明の支持体は、光透過性のものの場合はガラス、ポ
リエチレンテレフタレート、その他の場合はステンレス
、銅などが用いられる。金属層としてCr、 Ti、 
Mo、A(2が用いられる。
For the support of the present invention, glass or polyethylene terephthalate is used when the support is light-transmissive, and stainless steel, copper, etc. are used for other cases. Cr, Ti, as metal layer
Mo, A(2 is used.

n+−アモルファスシリコン層はP / S iがO0
1〜2atomic%という組成で形成される。アモル
ファスシリコン層は水素濃度1〜30atomic%と
いう組成で形成される。第5図の素子では、アモルファ
スシリコン層の上にこのアモルファスシリコン層とショ
ットキバリアを形成する電極が形成されているが、透明
導電層の場合は錫のインジウムに対する割合は5〜20
atomic%の酸化インジウム錫が用いられる。
The n+-amorphous silicon layer has P/S i of O0
It is formed with a composition of 1 to 2 atomic%. The amorphous silicon layer is formed with a hydrogen concentration of 1 to 30 atomic%. In the device shown in FIG. 5, an electrode is formed on the amorphous silicon layer to form a Schottky barrier with this amorphous silicon layer, but in the case of a transparent conductive layer, the ratio of tin to indium is 5 to 20.
Atomic% indium tin oxide is used.

本発明の特徴は、n+−アモルファスシリコン層をバタ
ーニングした後、n+−アモルファスシリコン層表面を
HF溶液で処理することにあるが、この処理に使用され
るHF溶液としては、HF濃度1〜10%の範囲が好ま
しい。また処理時間は10〜60秒が好ましい。処理温
度としては20〜40°Cが好ましい。
The feature of the present invention is that after buttering the n+-amorphous silicon layer, the surface of the n+-amorphous silicon layer is treated with an HF solution.The HF solution used for this treatment has an HF concentration of 1 to 10 A range of % is preferred. Moreover, the processing time is preferably 10 to 60 seconds. The treatment temperature is preferably 20 to 40°C.

HF溶液で処理した後は、純水で濯ぎ、濯ぎ水の電気抵
抗がIOMΩam以上になるまで洗浄する。
After the treatment with the HF solution, it is rinsed with pure water until the electrical resistance of the rinsing water reaches IOMΩam or higher.

フォトリソグラフィ法は公知の文献、例えば「フォトエ
ツチングと微細加工」(総合電子出版社)などに記載さ
れている方法で行なわれる。
The photolithography method is performed by a method described in a known literature, such as "Photoetching and Microfabrication" (Songgo Denshi Publishing Co., Ltd.).

以下本発明の実施例を示す。Examples of the present invention will be shown below.

〔実施例1〕 第4図に基いた構成の素子を次のように作成した。[Example 1] A device having a configuration based on FIG. 4 was prepared as follows.

基板(HOYA製NA40ガラス)上にスパッタ法によ
りCrからな2000人の金属層を形成した。次にプラ
ズマCVD法によりn+−アモルファスシリコン層を5
00Aの厚みに形成し、フォトリングラフィ法によりC
rからなる金属層とn+−アモルファスシリコン層を第
3図22のような形状にバターニングした。その後、ア
モルファスシリコン層の形成前に、n+−アモルファス
シリコン層表面を2%のHF溶液30秒処理した。引続
き、透明導電層を酸化インジウム−錫をターゲットにし
たスパッタ法で1500人形成し、フォトリングラフィ
法により、バターニングした。成膜条件は次のとおりで
ある。
A 2000 layer metal layer made of Cr was formed on a substrate (NA40 glass manufactured by HOYA) by sputtering. Next, 5 layers of n+-amorphous silicon were deposited using the plasma CVD method.
It is formed to a thickness of 00A and C
The metal layer consisting of r and the n+-amorphous silicon layer were patterned into a shape as shown in FIG. 322. Thereafter, before forming the amorphous silicon layer, the surface of the n+-amorphous silicon layer was treated with a 2% HF solution for 30 seconds. Subsequently, a transparent conductive layer was formed by sputtering using indium-tin oxide as a target, and patterned by photolithography. The film forming conditions are as follows.

金属層(Cr) ターゲット二Cr 電  源    :   13.56MHz    R
F 電源パワー  :lKW 放電圧力 :  2mTorr(温度220°C)n+
−アモルファスシリコン層 反応ガス :  SiH+  10S10Sc%PH5
(Ar希釈)lO3ccm Ar   80Sccm 電  源    :   13.56MHz    R
F電源パワー  :  IOW 放電圧力 :  0.3Torr (温度220℃)ア
モルファスシリコン層 反応ガス 電源 パー7 放電圧力 透明導電層 :   SiH410s105 c  r     3QSccm :  13.56MHz  RH電源 :  10W :  0.3Torr (温度 220°C)ターゲッ
ト二 酸化インジウム −錫 (錫はインジウムに対して5wt%) 電  源    :   13.56MHz    R
F電源パワー  :  400W 放電圧力 :  2mTorr (温度220℃)この
素子の特性を測定したところ、逆方向特性は第6図の曲
線aのように、順方向特性は第6図の曲線Cのようにな
り、いずれもセンサとして十分な性能が得られた。
Metal layer (Cr) Target 2 Cr Power supply: 13.56MHz R
F Power supply power: 1KW Discharge pressure: 2mTorr (temperature 220°C) n+
-Amorphous silicon layer reaction gas: SiH+ 10S10Sc%PH5
(Ar dilution) 1O3ccm Ar 80Sccm Power supply: 13.56MHz R
F power supply power: IOW Discharge pressure: 0.3 Torr (temperature 220°C) Amorphous silicon layer reactive gas power supply Par 7 Discharge pressure transparent conductive layer: SiH410s105 cr 3QSccm: 13.56MHz RH power supply: 10W: 0.3 Torr (temperature 220° C) Target indium dioxide-tin (tin is 5wt% relative to indium) Power source: 13.56MHz R
F power supply power: 400 W Discharge pressure: 2 mTorr (temperature 220°C) When the characteristics of this element were measured, the reverse characteristics were as shown in curve a in Figure 6, and the forward characteristics were as shown in curve C in Figure 6. In both cases, sufficient performance as a sensor was obtained.

〔実施例 2〕 実施例1においてアモルファスシリコン層の形成前に、
n+−アモルファスシリコン層表面をHFF: HNO
,: CH,C0OH: H,O−3: 50 : 2
5: 40の組成比率の溶液で30秒旭理した。
[Example 2] Before forming the amorphous silicon layer in Example 1,
HFF: HNO on the surface of the n+-amorphous silicon layer
,: CH, C0OH: H, O-3: 50: 2
A solution having a composition ratio of 5:40 was used for 30 seconds.

この素子の特性を測定したところ、逆方向特性は第6図
曲線aのように、順方向特性は第6図曲線fのようにな
り、いずれもセンサとして、十分な性能が得られた。
When the characteristics of this element were measured, the reverse characteristics were as shown in curve a in Figure 6, and the forward characteristics were as shown in curve f in Figure 6, indicating that sufficient performance as a sensor was obtained in both cases.

〔比較例〕[Comparative example]

実施例1において、n+−アモルファスシリコン層を形
成した後に引続いてアモルファスシリコン層を形成した
他は同様に素子を作成した。
A device was fabricated in the same manner as in Example 1, except that an amorphous silicon layer was formed successively after forming the n+-amorphous silicon layer.

この素子の特性を測定したところ、第6図曲線aのよう
に逆方向特性はセンサとして使用するのに十分な値であ
ったが、順方向特性は第6図曲線すのようにセンサとし
て使用するには不十分な値であった。
When we measured the characteristics of this element, we found that the reverse characteristics were sufficient for use as a sensor, as shown by curve a in Figure 6, but the forward characteristics were sufficient for use as a sensor, as shown by curve a in Figure 6. This was an insufficient value.

〔発明の効果〕〔Effect of the invention〕

本発明は上述のように、金属層の上にn+−アモルファ
スシリコン層を形成し、その後にn+−アモルファスシ
リコン層表面をHFを含む溶液で処理することにより、
n+−アモルファスシリコン層バターニング時のレジス
ト等有機物の残渣を除去でき、結果、アモルファスシリ
コン層とn+−アモルファスシリコンとの間の接合を良
好にし、従来のn十−アモルファスシリコン層を設けな
い素子に比べ、サラには、n+−アモルファスシリコン
層を設けて単にパターニングしただけの素子に比べ、金
属層とアモルファスシリコン層との間のすぐれたオーミ
ック接触を実現することができ、順方向特性が良好なア
モルファスシリコン薄膜素子を提供することができる。
As described above, the present invention forms an n+-amorphous silicon layer on a metal layer, and then treats the surface of the n+-amorphous silicon layer with a solution containing HF.
Organic residues such as resist during buttering of the n+-amorphous silicon layer can be removed, resulting in good bonding between the amorphous silicon layer and the n+-amorphous silicon, making it possible to create devices without the conventional n+-amorphous silicon layer. In comparison, compared to a device in which an n+-amorphous silicon layer is simply provided and patterned, Sara is able to achieve excellent ohmic contact between the metal layer and the amorphous silicon layer, and has good forward characteristics. An amorphous silicon thin film device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はマトリックス方式の説明図である。第2図は従
来のアモルファスシリコン薄膜素子の断面図である。第
3図は従来のアモルファスシリコン薄膜素子の平面図で
ある。第4図はn+−アモルファスシリコン層を含むア
モルファスシリコン薄膜素子の断面図である。第5図は
n+−アモルファスシリコン層を含むアモルファスシリ
コン薄膜素子の7オトリソグラフイの工程の説明図であ
る。 第6図は、密着をセンサに必要とされる。 電流−電圧特性および比較例および本発明の方法により
製造される薄膜素子の電流−電圧特性を示す図である。 11 、12・ ・・薄膜素子 13     ・・ フォトダイオード14     
・・ ブロッキングダイオード21    ・・ ・支
持体 22    ・・・・金属配線 23     ・・ アモルファスシリコン層24  
  ・・ ・透明導電層
FIG. 1 is an explanatory diagram of the matrix method. FIG. 2 is a cross-sectional view of a conventional amorphous silicon thin film device. FIG. 3 is a plan view of a conventional amorphous silicon thin film element. FIG. 4 is a cross-sectional view of an amorphous silicon thin film device including an n+-amorphous silicon layer. FIG. 5 is an explanatory diagram of 7 otolithography steps of an amorphous silicon thin film device including an n+-amorphous silicon layer. FIG. 6 shows that close contact is required to the sensor. It is a figure which shows the current-voltage characteristic and the current-voltage characteristic of the thin film element manufactured by the method of a comparative example and this invention. 11, 12... Thin film element 13... Photodiode 14
... Blocking diode 21 ... Support body 22 ... Metal wiring 23 ... Amorphous silicon layer 24
・・Transparent conductive layer

Claims (1)

【特許請求の範囲】[Claims] 基板上に、金属層、オーミック接合用半導体層、半導体
層および透明導電層とを順次積層した薄膜素子の製造方
法において、前記半導体層を形成する前に、オーミック
接合用半導体層の表面を弗化水素を含む溶液で処理する
ことを特徴とする薄膜素子の製造方法。
In a method for manufacturing a thin film element in which a metal layer, a semiconductor layer for ohmic contact, a semiconductor layer, and a transparent conductive layer are sequentially laminated on a substrate, the surface of the semiconductor layer for ohmic contact is fluorinated before forming the semiconductor layer. A method for manufacturing a thin film element, characterized by processing with a solution containing hydrogen.
JP19908588A 1988-08-09 1988-08-09 Manufacture of thin film element Pending JPH0246772A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19908588A JPH0246772A (en) 1988-08-09 1988-08-09 Manufacture of thin film element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19908588A JPH0246772A (en) 1988-08-09 1988-08-09 Manufacture of thin film element

Publications (1)

Publication Number Publication Date
JPH0246772A true JPH0246772A (en) 1990-02-16

Family

ID=16401854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19908588A Pending JPH0246772A (en) 1988-08-09 1988-08-09 Manufacture of thin film element

Country Status (1)

Country Link
JP (1) JPH0246772A (en)

Similar Documents

Publication Publication Date Title
JPH0481353B2 (en)
JPH0595127A (en) Manufacture of photoelectric conversion device
JPH0817789A (en) Etching method, semiconductor element manufacturing method and etching treatment agent usable therefor
JPS6247170A (en) Highly reverse resistance type diode device
JPH0246772A (en) Manufacture of thin film element
JPH0221664B2 (en)
JPH04154168A (en) Image sensor manufacturing method
TWI300610B (en) Method for fabricating thin film transistor
JPS5823489A (en) Semiconductor device manufacturing method
JPH04153623A (en) Wiring structure
JPH0448631A (en) Etching method for transparent conductive film
JPH0221663B2 (en)
JP2001068709A (en) Thin film solar cell
JPH04215474A (en) Manufacture of wirings of semiconductor element
EP0601200A1 (en) Semiconductor device
JPH0222874A (en) Manufacture of thin-film element
JPH1126793A (en) Method of forming thin-film solar cell pattern
JPH07321348A (en) Photoelectric conversion element
JPH0323679A (en) Photoelectric transducer
JPH0430178B2 (en)
JPS61203666A (en) Manufacture of photo-diode
JPS61255072A (en) Photoelectric conversion device
JPS6197875A (en) Manufacturing method of semiconductor device
JP2968971B2 (en) Image sensor and manufacturing method thereof
JPH0621425A (en) Document reader