JPH0246794A - Jig for forming solder bump - Google Patents
Jig for forming solder bumpInfo
- Publication number
- JPH0246794A JPH0246794A JP63198479A JP19847988A JPH0246794A JP H0246794 A JPH0246794 A JP H0246794A JP 63198479 A JP63198479 A JP 63198479A JP 19847988 A JP19847988 A JP 19847988A JP H0246794 A JPH0246794 A JP H0246794A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- jig
- solder bumps
- solder bump
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
ビングリッドアレイ型（ＰＧＡ型）のパッケージ等を回
路基板上に表面実装するに際し、回路基板上に形成され
たはんだバンブの頂上部を平坦化するためのはんだバン
プ成形用治具、に関し、はんだバンブの加熱と押圧とを
一つの治具を使用して行い、しかも、回路基板上に形成
されたはんだバンプのみを局部的に加熱して、その頂上
部を平坦化し、回路基板に与える熱影響を少なくするよ
うに改良された、はんだバンプ成形用治具を提供するこ
とを目的とし、
このバンプ成形用治具は、はんだバンプの位置に対応し
て透明基板上に抵抗体層が形成され、この抵抗体層を直
列または並列に接続して透明性導電体帯が形成され、少
なくとも前記の抵抗体層をカバーして絶縁膜が形成され
るように構成される。[Detailed Description of the Invention] [Summary] Solder for flattening the tops of solder bumps formed on a circuit board when surface mounting a bin grid array type (PGA type) package or the like on a circuit board. Regarding the bump forming jig, heating and pressing of the solder bumps are performed using one jig, and moreover, only the solder bumps formed on the circuit board are locally heated, and the tops of the bumps are heated. The purpose of the present invention is to provide a solder bump forming jig that has been improved to flatten the circuit board and reduce the thermal effect on the circuit board. A resistor layer is formed thereon, a transparent conductor band is formed by connecting the resistor layers in series or parallel, and an insulating film is formed covering at least the resistor layer. Ru.
本発明は、ビングリッドアレイ型（ＰＧＡ型）のパッケ
ージ等を回路基板上に表面実装するに際し、回路基板上
に形成されたはんだバンブの頂上部を平坦化するための
、はんだバンプ成形用治具に関する。The present invention provides a solder bump forming jig for flattening the tops of solder bumps formed on a circuit board when surface mounting a bin grid array type (PGA type) package or the like on a circuit board. Regarding.
今日、コンピュータ等の電子機器の高性能化を実現する
ため、実装密度を高めることが益々必要となっている。Today, in order to achieve higher performance in electronic devices such as computers, it is increasingly necessary to increase the packaging density.
高密度実装法として、表面実装法（Ｓｕｒｆａｃｅ Ｍ
ｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ、略してＳＭＴ）が今
後の主流となりつ−ある。このＳＭＴは、パッケージや
チップ抵抗、チップコンデンサ等の素子・部品を、スル
ーホールを使用せず、直接プリント基板等の回路基板上
に搭載し、回路基板上に形成されている配線と、はんだ
接合する方法である。また、ＳＭＴには、パッケージに
入っていないフリップチップを接合する時にみられるよ
うに、素子・部品を直接回路基板上の配線にはんだ接合
する方式と、Ｐ（１，Ａ型パッケージのように、パッケ
ージから突出しているビンを回路基板上の配線にはんだ
接合する方式とがあるが、本発明は、後者の、ビンを回
路基板上の配線にはんだ接合する方式に関するものであ
る。Surface mounting method (Surface M
technology (abbreviated as SMT) is becoming mainstream in the future. This SMT mounts elements and components such as packages, chip resistors, and chip capacitors directly onto a circuit board such as a printed circuit board without using through holes, and connects them to the wiring formed on the circuit board by soldering. This is the way to do it. In addition, SMT has two methods: solder-bonding of elements and components directly to wiring on a circuit board, as in the case of bonding flip chips that are not in a package; There is a method of soldering a bottle protruding from a package to wiring on a circuit board, and the present invention relates to the latter method of soldering a bottle to wiring on a circuit board.
パッケージの一側面にビンがグリッド状に配列されたＰ
ＧＡ型パッケージ等を回路基板に実装するに際し、回路
基板上に形成されている配線の接合個所に、あらかじめ
１．はんだペーストを供給しておく方法と、はんだバン
プを形成してお（方法とがある。はんだバンプを形成し
ておく方法は、大きさを厳密に選別したはんだボールを
各接合部に供給してバンプを形成するので、接合部１個
所当りに供給されるはんだ量を正確にコントロールする
ことができる。これに対し、はんだペーストを使用する
方法は、はんだペーストの粘度、はんだペーストを回路
基板上の接合部に印刷する時の印刷条件等によって、接
合部１個所当りに供給されるはんだペーストの量が変動
しやすい、実装密度が高密度化するのにともない、接合
部がより微細化し、隣接する接合部相互間の間隔も狭く
なるので、はんだの供給量を可能な限り少なくしないと
、隣接する接合部相互間に短絡を生ずる可能性がある。P with bottles arranged in a grid on one side of the package
When mounting a GA type package etc. on a circuit board, 1. There are two methods: supplying solder paste and forming solder bumps.The method of forming solder bumps is to supply solder balls whose sizes are strictly selected to each joint. By forming bumps, it is possible to precisely control the amount of solder supplied per joint.In contrast, methods using solder paste depend on the viscosity of the solder paste and the amount of solder applied to the circuit board. The amount of solder paste supplied per joint tends to fluctuate depending on the printing conditions etc. when printing on the joint.As packaging density increases, the joints become finer and adjacent to each other. Since the spacing between the joints also becomes narrower, short circuits may occur between adjacent joints unless the amount of solder supplied is as small as possible.
したがって、はんだペースト法よりも、はんだ供給量を
コントロールし易いはんだバンプ法の方が有利となる場
合が今後多くなるものと思われる。Therefore, it is thought that the solder bump method, which makes it easier to control the amount of solder supplied, will be more advantageous than the solder paste method in the future.
はんだバンプ法を使用してＰＧＡ型のパッケージ等を回
路基板に搭載する場合には、位置合わせ精度の向上、接
合時の位置ずれ防止等のため、回路基板の印刷配線上に
形成されるはんだバンプの頂上部を平坦にしておくこと
が望まれる。平坦にする方法としては、回路基板の上に
平板を載せ、平板を介してはんだバンプを上から押圧す
る方法や、はんだバンプを加熱して軟化あるいは溶融さ
せた状態で、平板を使用して、小さな力をもってはんだ
バンプを上から押圧する方法等がある。When mounting a PGA type package etc. on a circuit board using the solder bump method, solder bumps are formed on the printed wiring of the circuit board to improve alignment accuracy and prevent misalignment during bonding. It is desirable to keep the top flat. Methods of flattening include placing a flat plate on top of the circuit board and pressing the solder bumps from above through the flat plate, or heating the solder bumps to soften or melt them and then using a flat plate. There is a method of pressing the solder bump from above with a small force.
本発明は、後者の加熱する方法に関するものである。The present invention relates to the latter heating method.
従来、はんだバンプを加熱するのに、回路基板全体を加
熱装置に入れて加熱しており、このため、有機物よりな
る回路基板では不所望に加熱されると云う欠点があった
。また、加熱装置と平坦化治具との２種類の装置を必要
とした。Conventionally, in order to heat solder bumps, the entire circuit board is placed in a heating device and heated, which has the disadvantage that circuit boards made of organic materials are undesirably heated. Furthermore, two types of devices were required: a heating device and a flattening jig.
本発明の目的は、この欠点を解消することにあり、はん
だバンプめ加熱と押圧とを一つの治具を使用して行い、
しかも、回路基板上に形成されたはんだバンプのみを局
部的に加熱して、その頂上部を平坦化し、回路基板に与
える熱的影響を少なくするように改良した、はんだバン
プ成形用治具を提供することにある。The purpose of the present invention is to eliminate this drawback, and to perform heating and pressing of solder bumps using one jig,
Furthermore, we provide an improved solder bump forming jig that locally heats only the solder bumps formed on the circuit board to flatten the tops and reduce the thermal influence on the circuit board. It's about doing.
上記の目的は、回路基板上に形成されたはんだバンプの
位置に対応して、透明基板（１）上に抵抗体層（２１）
が形成され、この抵抗体層（２１）を直列または並列に
接続して透明導電体帯（３１）が形成され、少なくとも
前記の抵抗体層（２１）をカバーして二酸化シリコン膜
等の絶縁膜（４）が形成されている治具によって達成さ
れる。The above purpose is to place a resistor layer (21) on a transparent substrate (1) corresponding to the position of the solder bumps formed on the circuit board.
A transparent conductor band (31) is formed by connecting the resistor layers (21) in series or in parallel, and an insulating film such as a silicon dioxide film is formed to cover at least the resistor layer (21). (4) is achieved by a jig that is formed.
なお、前記治具の前記の抵抗体層（２１）は、前記の透
明基板（１）より突出して形成されると、すでに一部の
素子・部品が搭載されている場合等に使用するとき好都
合である。It should be noted that if the resistor layer (21) of the jig is formed to protrude from the transparent substrate (1), it is convenient when used when some elements/components are already mounted. It is.
第７図参照
本発明に係るはんだバンプ成形用治具５においては、回
路基板６に形成されたはんだバンプ７に対応して透明基
板ｌ上に抵抗体層２１が形成されているので、この抵抗
体層２１がはんだバンプ７上に載るようにはんだバンプ
成形用治具５を回路基板６上に載置して、透明導電体帯
３１を介して抵抗体層２１に通電すれば、抵抗体層２１
が発熱し、この熱によってはんだバンプ７が軟化または
溶融する。Refer to FIG. 7 In the solder bump forming jig 5 according to the present invention, a resistor layer 21 is formed on the transparent substrate l in correspondence with the solder bumps 7 formed on the circuit board 6. If the solder bump forming jig 5 is placed on the circuit board 6 so that the body layer 21 is placed on the solder bumps 7, and electricity is applied to the resistor layer 21 through the transparent conductor band 31, the resistor layer 21 is placed on the solder bump 7. 21
generates heat, and this heat softens or melts the solder bumps 7.
治具の自重により、または、必要により別に付加される
荷重によって、はんだバンプ７は押圧され、はんだバン
プ７の頂上部は平坦化する。抵抗体層２１の表面に形成
されている二酸化シリコン膜４は、はんだとの濡れ性が
低いので、溶融したはんだは付着しない、抵抗体層２１
以外の構成部品はすべて透明な材料からなっているので
、はんだバンプ７と抵抗体層２１との位置合わせは極め
て容易に可能である。The solder bumps 7 are pressed by the weight of the jig or by a load separately added if necessary, and the tops of the solder bumps 7 are flattened. The silicon dioxide film 4 formed on the surface of the resistor layer 21 has low wettability with solder, so molten solder does not adhere to the resistor layer 21.
Since all the other components are made of transparent materials, the solder bumps 7 and the resistor layer 21 can be aligned extremely easily.
なお、抵抗体層２１を透明基板１より突出して形成すれ
ば、一部の素子・部品がすでに搭載されている回路基板
６に形成されたはんだバンプ７の頂上部を平坦化する場
合、すでに搭載されている素子・部品を避けてはんだバ
ンプ成形用治具５をはんだバンプ７上に載置することが
できる。Note that if the resistor layer 21 is formed to protrude from the transparent substrate 1, when flattening the top of the solder bump 7 formed on the circuit board 6 on which some elements/components are already mounted, The solder bump forming jig 5 can be placed on the solder bumps 7 while avoiding the elements/components that are being soldered.
以下、図面を参照しつ一１本発明に係るはんだバンプ成
形用治具の二つの実施例について、その製造工程を説明
し、本発明の構成と特有の効果とをさらに明らかにする
。Hereinafter, the manufacturing process of two embodiments of the solder bump forming jig according to the present invention will be explained with reference to the drawings, and the structure and unique effects of the present invention will be further clarified.
、Ｌｌ（請求項１に対応）
第２図参照
耐熱性、耐ショック性に優れた１〜２閣厚のパイレック
スガラスよりなる透明基板１上に、ＣＶＤ法を使用して
窒化タンタル層２を１ｎ厚程度に形成する。, Ll (corresponding to claim 1) See Figure 2. A tantalum nitride layer 2 of 1n is formed using the CVD method on a transparent substrate 1 made of Pyrex glass having a thickness of 1 to 2 mm and having excellent heat resistance and shock resistance. Form to a certain thickness.
第３図参照
４０ｔ程度に加熱したフッ酸と硝酸との混合液を使用し
て窒化タンタル層２をパターニングし、はんだバンプに
対応する領域に、直径約０．５−の抵抗体層２１を形成
する。Refer to Fig. 3. The tantalum nitride layer 2 is patterned using a mixture of hydrofluoric acid and nitric acid heated to about 40 tons to form a resistor layer 21 with a diameter of about 0.5 - in the region corresponding to the solder bump. do.
第４図参照
全面にインジウム錫酸化物膜（ＩＴＯ膜）３を数μ厚に
形成する。Referring to FIG. 4, an indium tin oxide film (ITO film) 3 is formed to a thickness of several microns over the entire surface.
第５図、第６図参照 第６図は、第５図の平面図である。See Figures 5 and 6. FIG. 6 is a plan view of FIG. 5.
４０°Ｃ程度に加熱した塩化第二鉄と塩酸との混合液を
使用してＩＴＯ膜３をパターニングし、抵抗体層２１上
と透明基板１上の接続配線形成領域を除（領域とから除
去して、抵抗体層２１を相互に接続する透明導電体帯３
１を形成する。The ITO film 3 is patterned using a mixed solution of ferric chloride and hydrochloric acid heated to about 40°C, except for the connection wiring formation area on the resistor layer 21 and the transparent substrate 1 (removed from the area). A transparent conductor band 3 interconnects the resistor layers 21.
form 1.
第１ａ図参照
全面に二酸化シリコン膜を形成し、パターニングして抵
抗体層２１の上に二酸化シリコン膜４を形成する。なお
、二酸化シリコン膜は、パターニングせず、全面に形成
したま−にしていてもよい。Referring to FIG. 1a, a silicon dioxide film is formed on the entire surface and patterned to form a silicon dioxide film 4 on the resistor layer 21. Note that the silicon dioxide film may be left as it is formed over the entire surface without being patterned.
通電は、例えば第６図の透明導電帯３１を介して、直列
に接続される抵抗体層２１ｓ・・・２１ｔ、あるいは、
抵抗体層２１ｓ・・・２１ｅ等の開始端及び終端部間に
電圧を印加する。接続法としては、直列、並列いずれで
も良い。Electricity is supplied to the resistor layers 21s...21t connected in series, for example, via the transparent conductive band 31 in FIG.
A voltage is applied between the starting end and the ending end of the resistor layers 21s, . . . , 21e, etc. The connection method may be either series or parallel.
第７図再参照、第８図参照
第７図は、回路基板６上に形成された配線（図示せず）
上に形成されたはんだバンプ７の上に抵抗体層２１が載
るように、はんだバンプ成形用治具５を回路基板６上に
載置した状態を示す、この状態で透明導電体帯３１を介
して抵抗体層２１に通電すると、抵抗体層２１が発熱し
、その熱ではんだバンプ７が軟化または溶融し、はんだ
バンプ成形用治具５の自重、または、別の荷重を付加す
ることによって、はんだバンプ７の頂上部は押圧され、
平坦化する。透明導電体帯３１への通電を止め、はんだ
バンプ成形用治具５を取り外すと、第８図に示すように
頂上部が平坦化されたはんだバンプ７が形成される。な
お、抵抗体層２１の表面に形成された二酸化シリコン膜
４は、はんだとの濡れ性が低いので、はんだバンプ７が
軟化または溶融した時に、はんだが、はんだバンプ成形
用治具５に付着しにくい。Refer again to FIG. 7, refer to FIG. 8. FIG. 7 shows wiring (not shown) formed on the circuit board 6.
This shows a state in which the solder bump forming jig 5 is placed on the circuit board 6 so that the resistor layer 21 is placed on the solder bumps 7 formed thereon. When the resistor layer 21 is energized, the resistor layer 21 generates heat, which softens or melts the solder bump 7, and by applying the weight of the solder bump forming jig 5 or another load, The top of the solder bump 7 is pressed,
Flatten. When the electricity to the transparent conductor band 31 is stopped and the solder bump forming jig 5 is removed, solder bumps 7 with flattened tops are formed as shown in FIG. 8. Note that the silicon dioxide film 4 formed on the surface of the resistor layer 21 has low wettability with solder, so when the solder bump 7 softens or melts, the solder may adhere to the solder bump forming jig 5. Hateful.
第９図、第１０図参照
第９図に示すように、ＰＧＡ型パッケージ８等のピン９
が、はんだバンブ７上に載るようにＰＧＡ型パッケージ
８を回路基板６上に載置し、通常のＶ Ｐ Ｓ （Ｖａ
ｐｏｒ Ｐｈａｓｅ Ｓｏｌｄｅｒｌｎｇ ）法を使用
してリフローすると、第１０図に示すように、ＰＧＡ型
パッケージ８等のピン９が回路基板６のはんだバンブ７
の下に形成されている配線（図示せず）と良好に接合さ
れる。Refer to FIGS. 9 and 10 As shown in FIG. 9, pins 9 of a PGA type package 8, etc.
However, the PGA type package 8 is placed on the circuit board 6 so as to be placed on the solder bump 7, and the normal V P S (Va
When reflowing is performed using the por phase soldering method, the pins 9 of the PGA type package 8 etc. are connected to the solder bumps 7 of the circuit board 6, as shown in FIG.
It is well bonded to the wiring (not shown) formed underneath.
１ｌｌ（請求項２に対応）
第１ｂ図参照
第１例においては１μ厚程度に形成されること−されて
いた窒化タンタル層２を、ｌｌｌ１１厚程度の厚さに形
成する。それ以降の工程は第１例と同じ工程をもって形
成されたはんだバンブ成形用治具を第１ｂ図に示す、抵
抗体層２１が透明基板１から突出して形成されている。1ll (Corresponding to Claim 2) Refer to FIG. 1b The tantalum nitride layer 2, which was formed to have a thickness of about 1 μm in the first example, is formed to have a thickness of about 111 μm. The subsequent steps are the same as those in the first example, and a solder bump forming jig is shown in FIG. 1b, in which a resistor layer 21 is formed protruding from the transparent substrate 1.
なお、抵抗体層２１に代えて熱圧着装置等に用いられる
抵抗チップを使用してもよい。Note that in place of the resistor layer 21, a resistor chip used in a thermocompression bonding device or the like may be used.
第１１図参照
すでに素子・部品１０が搭載されている回路基板６の一
部の素子・部品１０を交換するような場合、交換される
新しい素子・部品１０と接合されるはんだバンブ７の頂
上部を平坦化する必要があるが、抵抗体層２１が透明基
板ｌから突出していると、図に示すように、交換されな
い素子・部品１０を跨いで、はんだバンプ成形用治具５
を回路基板６上に形成されているはんだバンブ７の上に
載置することができるので好都合である。Refer to FIG. 11 When replacing some of the elements/components 10 of the circuit board 6 on which the elements/components 10 are already mounted, the top part of the solder bump 7 is joined to the new element/component 10 to be replaced. However, if the resistor layer 21 protrudes from the transparent substrate l, as shown in the figure, the solder bump forming jig 5 must be used to straddle the elements/components 10 that will not be replaced.
This is advantageous because it can be placed on the solder bumps 7 formed on the circuit board 6.
以上説明せるとおり、本発明に係るはんだバンプ成形用
治具においては、ＰＧＡ型のパッケージ等が搭載される
回路基板に形成されたはんだバンブの位置に対応して、
透明基板上に抵抗体層が形成され、この抵抗体層を直列
または並列に接続するように透明導電体帯が形成され、
少なくとも抵抗体層をカバーして二酸化シリコン膜等の
絶縁膜が形成されている。As explained above, in the solder bump forming jig according to the present invention, the positions of the solder bumps formed on the circuit board on which the PGA type package etc. are mounted are
A resistor layer is formed on a transparent substrate, a transparent conductor band is formed to connect the resistor layer in series or in parallel,
An insulating film such as a silicon dioxide film is formed to cover at least the resistor layer.
このはんだバンプ成形用治具を使用するには、このはん
だバンプ成形用治具の抵抗体層が回路基板に形成されて
いるはんだバンブ上に載るように、はんだバンプ成形用
治具を回路基板上に載置し、透明導電体帯を介して抵抗
体層に通電する。すると、抵抗体層が加熱され、その熱
で抵抗体層の下にあるはんだバンブが軟化あるいは溶融
し、はんだバンプ成形用治具の自重、または、必要によ
り別途付加される荷重によってはんだバンブが押圧され
、゛その頂上部が平坦化して、このはんだバンプ成形用
治具の本来の目的は達成される。そして、一つの治具で
加熱と押圧とが同時にでき、また、上記の工程において
、はんだバンブのみが局部的に加熱され、回路基板全体
は加熱されないので、有機物等よりなる回路基板が不所
望に加熱されることがないので、本発明の目的も達成さ
れる。To use this solder bump forming jig, place the solder bump forming jig on the circuit board so that the resistor layer of this solder bump forming jig rests on the solder bumps formed on the circuit board. , and electricity is applied to the resistor layer through the transparent conductor band. Then, the resistor layer is heated, and the heat softens or melts the solder bumps under the resistor layer, and the solder bumps are pressed by the weight of the solder bump forming jig or a load added separately if necessary. Then, the top part becomes flat, and the original purpose of this solder bump forming jig is achieved. Heating and pressing can be done at the same time with one jig, and in the above process, only the solder bumps are heated locally and the entire circuit board is not heated, so the circuit board made of organic matter etc. may be undesirably heated. Since there is no heating, the object of the invention is also achieved.
第１ａ図は、本発明の第１実施例に係るはんだバンプ成
形用治具の断面図である。
第１ｂ図は、本発明の第２実施例に係るはんだバンプ成
形用治具の断面図である。
第２〜６図は、本発明の第１実施例に係るはんだバンプ
成形用治具の工程図である。
第７〜１０図は、はんだバンブの頂上部を平坦化し、パ
ッケージ等のピンと接合する工程の説明図である。
第１１図は、実装されている一部の素子・部品を交換す
る時の、はんだバンブ頂上部平坦化の説明図である。
透明基板、
窒化タンタル層、
抵抗体層、
ＩＴＯ膜、
透明性導電体帯
二酸化シリコン膜等の絶縁膜、
はんだバンプ成形用治具、
回路基板、
はんだバンブ、FIG. 1a is a sectional view of a solder bump forming jig according to a first embodiment of the present invention. FIG. 1b is a sectional view of a solder bump forming jig according to a second embodiment of the present invention. 2 to 6 are process diagrams of a solder bump forming jig according to a first embodiment of the present invention. 7 to 10 are explanatory diagrams of the process of flattening the top of the solder bump and joining it to a pin of a package or the like. FIG. 11 is an explanatory diagram of flattening the top of the solder bump when replacing some of the mounted elements/components. Transparent substrates, tantalum nitride layers, resistor layers, ITO films, insulating films such as transparent conductor strip silicon dioxide films, solder bump forming jigs, circuit boards, solder bumps,
Claims (1)
上に抵抗体層（２１）が形成され、 該抵抗体層（２１）を直列または並列に接続して透明導
電体帯（３１）が形成され、 少なくとも前記抵抗体層（２１）をカバーして絶縁膜（
４）が形成されてなる ことを特徴とするはんだバンプ成形用治具。 ［２］前記抵抗体層（２１）は、前記透明基板（１）よ
り突出してなることを特徴とする請求項１記載のはんだ
バンプ成形用治具。[Claims] [1] A transparent substrate (1) corresponding to the position of the solder bumps.
A resistor layer (21) is formed on top, and a transparent conductor band (31) is formed by connecting the resistor layers (21) in series or in parallel, covering at least the resistor layer (21). Insulating film (
4) A solder bump forming jig, characterized in that it is formed with: [2] The solder bump forming jig according to claim 1, wherein the resistor layer (21) protrudes from the transparent substrate (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198479A JP2546706B2 (en) | 1988-08-09 | 1988-08-09 | Jig for solder bump molding |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198479A JP2546706B2 (en) | 1988-08-09 | 1988-08-09 | Jig for solder bump molding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246794A true JPH0246794A (en) | 1990-02-16 |
| JP2546706B2 JP2546706B2 (en) | 1996-10-23 |
Family
ID=16391796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198479A Expired - Lifetime JP2546706B2 (en) | 1988-08-09 | 1988-08-09 | Jig for solder bump molding |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546706B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660944B1 (en) | 1996-03-29 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Circuit board having solder bumps |
| CN114530432A (en) * | 2022-01-19 | 2022-05-24 | 安徽光智科技有限公司 | Metal bonding packaging structure and packaging process |
-
1988
- 1988-08-09 JP JP63198479A patent/JP2546706B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660944B1 (en) | 1996-03-29 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Circuit board having solder bumps |
| CN114530432A (en) * | 2022-01-19 | 2022-05-24 | 安徽光智科技有限公司 | Metal bonding packaging structure and packaging process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2546706B2 (en) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103703B2 (en) | Soldering method | |
| JP3967263B2 (en) | Semiconductor device and display device | |
| JP2000195584A (en) | Electrical connection device and electrical connection method | |
| JPS63160352A (en) | Method for packaging semiconductor device | |
| JP3269390B2 (en) | Semiconductor device | |
| JP2546706B2 (en) | Jig for solder bump molding | |
| JPH118474A (en) | Method for manufacturing multilayer substrate | |
| JPH0437148A (en) | Module and manufacture of the same | |
| JPH11135567A (en) | Method for manufacturing anisotropic conductive film and semiconductor device | |
| JP2699726B2 (en) | Semiconductor device mounting method | |
| JP3054944B2 (en) | Display device manufacturing method | |
| JPH07318962A (en) | Electrode substrate of electric device, formation of electrode and packaging method | |
| JPH1013002A (en) | Semiconductor element mounting method | |
| KR20060017213A (en) | Bonding method of chip bump and substrate pad using underfill resin and ultrasonic wave | |
| WO2000049652A1 (en) | Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device | |
| JP2000315855A (en) | Face-down mounting board and face-down mounting method | |
| JP3271404B2 (en) | Terminal connection method for chip components | |
| JP2002076208A (en) | Semiconductor device mounting structure, display device having the structure, and method of manufacturing the same | |
| JPH03129745A (en) | Mounting of semiconductor device | |
| JPH03222339A (en) | Connection of semiconductor device | |
| JPH087636Y2 (en) | Film connector with electronic components | |
| JP2633745B2 (en) | Semiconductor device package | |
| JPH04356935A (en) | Bump-electrode formation and mounting structure of semiconductor device | |
| JP2001093937A (en) | Semiconductor device mounting method and its mounting structure | |
| JPH05303106A (en) | Liquid crystal display device |