JPH0246794A - はんだバンプ成形用治具 - Google Patents
はんだバンプ成形用治具Info
- Publication number
- JPH0246794A JPH0246794A JP63198479A JP19847988A JPH0246794A JP H0246794 A JPH0246794 A JP H0246794A JP 63198479 A JP63198479 A JP 63198479A JP 19847988 A JP19847988 A JP 19847988A JP H0246794 A JPH0246794 A JP H0246794A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- jig
- solder bumps
- solder bump
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ビングリッドアレイ型（ＰＧＡ型）のパッケージ等を回
路基板上に表面実装するに際し、回路基板上に形成され
たはんだバンブの頂上部を平坦化するためのはんだバン
プ成形用治具、に関し、はんだバンブの加熱と押圧とを
一つの治具を使用して行い、しかも、回路基板上に形成
されたはんだバンプのみを局部的に加熱して、その頂上
部を平坦化し、回路基板に与える熱影響を少なくするよ
うに改良された、はんだバンプ成形用治具を提供するこ
とを目的とし、 このバンプ成形用治具は、はんだバンプの位置に対応し
て透明基板上に抵抗体層が形成され、この抵抗体層を直
列または並列に接続して透明性導電体帯が形成され、少
なくとも前記の抵抗体層をカバーして絶縁膜が形成され
るように構成される。
路基板上に表面実装するに際し、回路基板上に形成され
たはんだバンブの頂上部を平坦化するためのはんだバン
プ成形用治具、に関し、はんだバンブの加熱と押圧とを
一つの治具を使用して行い、しかも、回路基板上に形成
されたはんだバンプのみを局部的に加熱して、その頂上
部を平坦化し、回路基板に与える熱影響を少なくするよ
うに改良された、はんだバンプ成形用治具を提供するこ
とを目的とし、 このバンプ成形用治具は、はんだバンプの位置に対応し
て透明基板上に抵抗体層が形成され、この抵抗体層を直
列または並列に接続して透明性導電体帯が形成され、少
なくとも前記の抵抗体層をカバーして絶縁膜が形成され
るように構成される。
本発明は、ビングリッドアレイ型（ＰＧＡ型）のパッケ
ージ等を回路基板上に表面実装するに際し、回路基板上
に形成されたはんだバンブの頂上部を平坦化するための
、はんだバンプ成形用治具に関する。
ージ等を回路基板上に表面実装するに際し、回路基板上
に形成されたはんだバンブの頂上部を平坦化するための
、はんだバンプ成形用治具に関する。
今日、コンピュータ等の電子機器の高性能化を実現する
ため、実装密度を高めることが益々必要となっている。
ため、実装密度を高めることが益々必要となっている。
高密度実装法として、表面実装法（Ｓｕｒｆａｃｅ Ｍ
ｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ、略してＳＭＴ）が今
後の主流となりつ−ある。このＳＭＴは、パッケージや
チップ抵抗、チップコンデンサ等の素子・部品を、スル
ーホールを使用せず、直接プリント基板等の回路基板上
に搭載し、回路基板上に形成されている配線と、はんだ
接合する方法である。また、ＳＭＴには、パッケージに
入っていないフリップチップを接合する時にみられるよ
うに、素子・部品を直接回路基板上の配線にはんだ接合
する方式と、Ｐ（１，Ａ型パッケージのように、パッケ
ージから突出しているビンを回路基板上の配線にはんだ
接合する方式とがあるが、本発明は、後者の、ビンを回
路基板上の配線にはんだ接合する方式に関するものであ
る。
ｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ、略してＳＭＴ）が今
後の主流となりつ−ある。このＳＭＴは、パッケージや
チップ抵抗、チップコンデンサ等の素子・部品を、スル
ーホールを使用せず、直接プリント基板等の回路基板上
に搭載し、回路基板上に形成されている配線と、はんだ
接合する方法である。また、ＳＭＴには、パッケージに
入っていないフリップチップを接合する時にみられるよ
うに、素子・部品を直接回路基板上の配線にはんだ接合
する方式と、Ｐ（１，Ａ型パッケージのように、パッケ
ージから突出しているビンを回路基板上の配線にはんだ
接合する方式とがあるが、本発明は、後者の、ビンを回
路基板上の配線にはんだ接合する方式に関するものであ
る。
パッケージの一側面にビンがグリッド状に配列されたＰ
ＧＡ型パッケージ等を回路基板に実装するに際し、回路
基板上に形成されている配線の接合個所に、あらかじめ
１．はんだペーストを供給しておく方法と、はんだバン
プを形成してお（方法とがある。はんだバンプを形成し
ておく方法は、大きさを厳密に選別したはんだボールを
各接合部に供給してバンプを形成するので、接合部１個
所当りに供給されるはんだ量を正確にコントロールする
ことができる。これに対し、はんだペーストを使用する
方法は、はんだペーストの粘度、はんだペーストを回路
基板上の接合部に印刷する時の印刷条件等によって、接
合部１個所当りに供給されるはんだペーストの量が変動
しやすい、実装密度が高密度化するのにともない、接合
部がより微細化し、隣接する接合部相互間の間隔も狭く
なるので、はんだの供給量を可能な限り少なくしないと
、隣接する接合部相互間に短絡を生ずる可能性がある。
ＧＡ型パッケージ等を回路基板に実装するに際し、回路
基板上に形成されている配線の接合個所に、あらかじめ
１．はんだペーストを供給しておく方法と、はんだバン
プを形成してお（方法とがある。はんだバンプを形成し
ておく方法は、大きさを厳密に選別したはんだボールを
各接合部に供給してバンプを形成するので、接合部１個
所当りに供給されるはんだ量を正確にコントロールする
ことができる。これに対し、はんだペーストを使用する
方法は、はんだペーストの粘度、はんだペーストを回路
基板上の接合部に印刷する時の印刷条件等によって、接
合部１個所当りに供給されるはんだペーストの量が変動
しやすい、実装密度が高密度化するのにともない、接合
部がより微細化し、隣接する接合部相互間の間隔も狭く
なるので、はんだの供給量を可能な限り少なくしないと
、隣接する接合部相互間に短絡を生ずる可能性がある。
したがって、はんだペースト法よりも、はんだ供給量を
コントロールし易いはんだバンプ法の方が有利となる場
合が今後多くなるものと思われる。
コントロールし易いはんだバンプ法の方が有利となる場
合が今後多くなるものと思われる。
はんだバンプ法を使用してＰＧＡ型のパッケージ等を回
路基板に搭載する場合には、位置合わせ精度の向上、接
合時の位置ずれ防止等のため、回路基板の印刷配線上に
形成されるはんだバンプの頂上部を平坦にしておくこと
が望まれる。平坦にする方法としては、回路基板の上に
平板を載せ、平板を介してはんだバンプを上から押圧す
る方法や、はんだバンプを加熱して軟化あるいは溶融さ
せた状態で、平板を使用して、小さな力をもってはんだ
バンプを上から押圧する方法等がある。
路基板に搭載する場合には、位置合わせ精度の向上、接
合時の位置ずれ防止等のため、回路基板の印刷配線上に
形成されるはんだバンプの頂上部を平坦にしておくこと
が望まれる。平坦にする方法としては、回路基板の上に
平板を載せ、平板を介してはんだバンプを上から押圧す
る方法や、はんだバンプを加熱して軟化あるいは溶融さ
せた状態で、平板を使用して、小さな力をもってはんだ
バンプを上から押圧する方法等がある。
本発明は、後者の加熱する方法に関するものである。
従来、はんだバンプを加熱するのに、回路基板全体を加
熱装置に入れて加熱しており、このため、有機物よりな
る回路基板では不所望に加熱されると云う欠点があった
。また、加熱装置と平坦化治具との２種類の装置を必要
とした。
熱装置に入れて加熱しており、このため、有機物よりな
る回路基板では不所望に加熱されると云う欠点があった
。また、加熱装置と平坦化治具との２種類の装置を必要
とした。
本発明の目的は、この欠点を解消することにあり、はん
だバンプめ加熱と押圧とを一つの治具を使用して行い、
しかも、回路基板上に形成されたはんだバンプのみを局
部的に加熱して、その頂上部を平坦化し、回路基板に与
える熱的影響を少なくするように改良した、はんだバン
プ成形用治具を提供することにある。
だバンプめ加熱と押圧とを一つの治具を使用して行い、
しかも、回路基板上に形成されたはんだバンプのみを局
部的に加熱して、その頂上部を平坦化し、回路基板に与
える熱的影響を少なくするように改良した、はんだバン
プ成形用治具を提供することにある。
上記の目的は、回路基板上に形成されたはんだバンプの
位置に対応して、透明基板（１）上に抵抗体層（２１）
が形成され、この抵抗体層（２１）を直列または並列に
接続して透明導電体帯（３１）が形成され、少なくとも
前記の抵抗体層（２１）をカバーして二酸化シリコン膜
等の絶縁膜（４）が形成されている治具によって達成さ
れる。
位置に対応して、透明基板（１）上に抵抗体層（２１）
が形成され、この抵抗体層（２１）を直列または並列に
接続して透明導電体帯（３１）が形成され、少なくとも
前記の抵抗体層（２１）をカバーして二酸化シリコン膜
等の絶縁膜（４）が形成されている治具によって達成さ
れる。
なお、前記治具の前記の抵抗体層（２１）は、前記の透
明基板（１）より突出して形成されると、すでに一部の
素子・部品が搭載されている場合等に使用するとき好都
合である。
明基板（１）より突出して形成されると、すでに一部の
素子・部品が搭載されている場合等に使用するとき好都
合である。
第７図参照
本発明に係るはんだバンプ成形用治具５においては、回
路基板６に形成されたはんだバンプ７に対応して透明基
板ｌ上に抵抗体層２１が形成されているので、この抵抗
体層２１がはんだバンプ７上に載るようにはんだバンプ
成形用治具５を回路基板６上に載置して、透明導電体帯
３１を介して抵抗体層２１に通電すれば、抵抗体層２１
が発熱し、この熱によってはんだバンプ７が軟化または
溶融する。
路基板６に形成されたはんだバンプ７に対応して透明基
板ｌ上に抵抗体層２１が形成されているので、この抵抗
体層２１がはんだバンプ７上に載るようにはんだバンプ
成形用治具５を回路基板６上に載置して、透明導電体帯
３１を介して抵抗体層２１に通電すれば、抵抗体層２１
が発熱し、この熱によってはんだバンプ７が軟化または
溶融する。
治具の自重により、または、必要により別に付加される
荷重によって、はんだバンプ７は押圧され、はんだバン
プ７の頂上部は平坦化する。抵抗体層２１の表面に形成
されている二酸化シリコン膜４は、はんだとの濡れ性が
低いので、溶融したはんだは付着しない、抵抗体層２１
以外の構成部品はすべて透明な材料からなっているので
、はんだバンプ７と抵抗体層２１との位置合わせは極め
て容易に可能である。
荷重によって、はんだバンプ７は押圧され、はんだバン
プ７の頂上部は平坦化する。抵抗体層２１の表面に形成
されている二酸化シリコン膜４は、はんだとの濡れ性が
低いので、溶融したはんだは付着しない、抵抗体層２１
以外の構成部品はすべて透明な材料からなっているので
、はんだバンプ７と抵抗体層２１との位置合わせは極め
て容易に可能である。
なお、抵抗体層２１を透明基板１より突出して形成すれ
ば、一部の素子・部品がすでに搭載されている回路基板
６に形成されたはんだバンプ７の頂上部を平坦化する場
合、すでに搭載されている素子・部品を避けてはんだバ
ンプ成形用治具５をはんだバンプ７上に載置することが
できる。
ば、一部の素子・部品がすでに搭載されている回路基板
６に形成されたはんだバンプ７の頂上部を平坦化する場
合、すでに搭載されている素子・部品を避けてはんだバ
ンプ成形用治具５をはんだバンプ７上に載置することが
できる。
以下、図面を参照しつ一１本発明に係るはんだバンプ成
形用治具の二つの実施例について、その製造工程を説明
し、本発明の構成と特有の効果とをさらに明らかにする
。
形用治具の二つの実施例について、その製造工程を説明
し、本発明の構成と特有の効果とをさらに明らかにする
。
、Ｌｌ（請求項１に対応）
第２図参照
耐熱性、耐ショック性に優れた１〜２閣厚のパイレック
スガラスよりなる透明基板１上に、ＣＶＤ法を使用して
窒化タンタル層２を１ｎ厚程度に形成する。
スガラスよりなる透明基板１上に、ＣＶＤ法を使用して
窒化タンタル層２を１ｎ厚程度に形成する。
第３図参照
４０ｔ程度に加熱したフッ酸と硝酸との混合液を使用し
て窒化タンタル層２をパターニングし、はんだバンプに
対応する領域に、直径約０．５−の抵抗体層２１を形成
する。
て窒化タンタル層２をパターニングし、はんだバンプに
対応する領域に、直径約０．５−の抵抗体層２１を形成
する。
第４図参照
全面にインジウム錫酸化物膜（ＩＴＯ膜）３を数μ厚に
形成する。
形成する。
第５図、第６図参照
第６図は、第５図の平面図である。
４０°Ｃ程度に加熱した塩化第二鉄と塩酸との混合液を
使用してＩＴＯ膜３をパターニングし、抵抗体層２１上
と透明基板１上の接続配線形成領域を除（領域とから除
去して、抵抗体層２１を相互に接続する透明導電体帯３
１を形成する。
使用してＩＴＯ膜３をパターニングし、抵抗体層２１上
と透明基板１上の接続配線形成領域を除（領域とから除
去して、抵抗体層２１を相互に接続する透明導電体帯３
１を形成する。
第１ａ図参照
全面に二酸化シリコン膜を形成し、パターニングして抵
抗体層２１の上に二酸化シリコン膜４を形成する。なお
、二酸化シリコン膜は、パターニングせず、全面に形成
したま−にしていてもよい。
抗体層２１の上に二酸化シリコン膜４を形成する。なお
、二酸化シリコン膜は、パターニングせず、全面に形成
したま−にしていてもよい。
通電は、例えば第６図の透明導電帯３１を介して、直列
に接続される抵抗体層２１ｓ・・・２１ｔ、あるいは、
抵抗体層２１ｓ・・・２１ｅ等の開始端及び終端部間に
電圧を印加する。接続法としては、直列、並列いずれで
も良い。
に接続される抵抗体層２１ｓ・・・２１ｔ、あるいは、
抵抗体層２１ｓ・・・２１ｅ等の開始端及び終端部間に
電圧を印加する。接続法としては、直列、並列いずれで
も良い。
第７図再参照、第８図参照
第７図は、回路基板６上に形成された配線（図示せず）
上に形成されたはんだバンプ７の上に抵抗体層２１が載
るように、はんだバンプ成形用治具５を回路基板６上に
載置した状態を示す、この状態で透明導電体帯３１を介
して抵抗体層２１に通電すると、抵抗体層２１が発熱し
、その熱ではんだバンプ７が軟化または溶融し、はんだ
バンプ成形用治具５の自重、または、別の荷重を付加す
ることによって、はんだバンプ７の頂上部は押圧され、
平坦化する。透明導電体帯３１への通電を止め、はんだ
バンプ成形用治具５を取り外すと、第８図に示すように
頂上部が平坦化されたはんだバンプ７が形成される。な
お、抵抗体層２１の表面に形成された二酸化シリコン膜
４は、はんだとの濡れ性が低いので、はんだバンプ７が
軟化または溶融した時に、はんだが、はんだバンプ成形
用治具５に付着しにくい。
上に形成されたはんだバンプ７の上に抵抗体層２１が載
るように、はんだバンプ成形用治具５を回路基板６上に
載置した状態を示す、この状態で透明導電体帯３１を介
して抵抗体層２１に通電すると、抵抗体層２１が発熱し
、その熱ではんだバンプ７が軟化または溶融し、はんだ
バンプ成形用治具５の自重、または、別の荷重を付加す
ることによって、はんだバンプ７の頂上部は押圧され、
平坦化する。透明導電体帯３１への通電を止め、はんだ
バンプ成形用治具５を取り外すと、第８図に示すように
頂上部が平坦化されたはんだバンプ７が形成される。な
お、抵抗体層２１の表面に形成された二酸化シリコン膜
４は、はんだとの濡れ性が低いので、はんだバンプ７が
軟化または溶融した時に、はんだが、はんだバンプ成形
用治具５に付着しにくい。
第９図、第１０図参照
第９図に示すように、ＰＧＡ型パッケージ８等のピン９
が、はんだバンブ７上に載るようにＰＧＡ型パッケージ
８を回路基板６上に載置し、通常のＶ Ｐ Ｓ （Ｖａ
ｐｏｒ Ｐｈａｓｅ Ｓｏｌｄｅｒｌｎｇ ）法を使用
してリフローすると、第１０図に示すように、ＰＧＡ型
パッケージ８等のピン９が回路基板６のはんだバンブ７
の下に形成されている配線（図示せず）と良好に接合さ
れる。
が、はんだバンブ７上に載るようにＰＧＡ型パッケージ
８を回路基板６上に載置し、通常のＶ Ｐ Ｓ （Ｖａ
ｐｏｒ Ｐｈａｓｅ Ｓｏｌｄｅｒｌｎｇ ）法を使用
してリフローすると、第１０図に示すように、ＰＧＡ型
パッケージ８等のピン９が回路基板６のはんだバンブ７
の下に形成されている配線（図示せず）と良好に接合さ
れる。
１ｌｌ（請求項２に対応）
第１ｂ図参照
第１例においては１μ厚程度に形成されること−されて
いた窒化タンタル層２を、ｌｌｌ１１厚程度の厚さに形
成する。それ以降の工程は第１例と同じ工程をもって形
成されたはんだバンブ成形用治具を第１ｂ図に示す、抵
抗体層２１が透明基板１から突出して形成されている。
いた窒化タンタル層２を、ｌｌｌ１１厚程度の厚さに形
成する。それ以降の工程は第１例と同じ工程をもって形
成されたはんだバンブ成形用治具を第１ｂ図に示す、抵
抗体層２１が透明基板１から突出して形成されている。
なお、抵抗体層２１に代えて熱圧着装置等に用いられる
抵抗チップを使用してもよい。
抵抗チップを使用してもよい。
第１１図参照
すでに素子・部品１０が搭載されている回路基板６の一
部の素子・部品１０を交換するような場合、交換される
新しい素子・部品１０と接合されるはんだバンブ７の頂
上部を平坦化する必要があるが、抵抗体層２１が透明基
板ｌから突出していると、図に示すように、交換されな
い素子・部品１０を跨いで、はんだバンプ成形用治具５
を回路基板６上に形成されているはんだバンブ７の上に
載置することができるので好都合である。
部の素子・部品１０を交換するような場合、交換される
新しい素子・部品１０と接合されるはんだバンブ７の頂
上部を平坦化する必要があるが、抵抗体層２１が透明基
板ｌから突出していると、図に示すように、交換されな
い素子・部品１０を跨いで、はんだバンプ成形用治具５
を回路基板６上に形成されているはんだバンブ７の上に
載置することができるので好都合である。
以上説明せるとおり、本発明に係るはんだバンプ成形用
治具においては、ＰＧＡ型のパッケージ等が搭載される
回路基板に形成されたはんだバンブの位置に対応して、
透明基板上に抵抗体層が形成され、この抵抗体層を直列
または並列に接続するように透明導電体帯が形成され、
少なくとも抵抗体層をカバーして二酸化シリコン膜等の
絶縁膜が形成されている。
治具においては、ＰＧＡ型のパッケージ等が搭載される
回路基板に形成されたはんだバンブの位置に対応して、
透明基板上に抵抗体層が形成され、この抵抗体層を直列
または並列に接続するように透明導電体帯が形成され、
少なくとも抵抗体層をカバーして二酸化シリコン膜等の
絶縁膜が形成されている。
このはんだバンプ成形用治具を使用するには、このはん
だバンプ成形用治具の抵抗体層が回路基板に形成されて
いるはんだバンブ上に載るように、はんだバンプ成形用
治具を回路基板上に載置し、透明導電体帯を介して抵抗
体層に通電する。すると、抵抗体層が加熱され、その熱
で抵抗体層の下にあるはんだバンブが軟化あるいは溶融
し、はんだバンプ成形用治具の自重、または、必要によ
り別途付加される荷重によってはんだバンブが押圧され
、゛その頂上部が平坦化して、このはんだバンプ成形用
治具の本来の目的は達成される。そして、一つの治具で
加熱と押圧とが同時にでき、また、上記の工程において
、はんだバンブのみが局部的に加熱され、回路基板全体
は加熱されないので、有機物等よりなる回路基板が不所
望に加熱されることがないので、本発明の目的も達成さ
れる。
だバンプ成形用治具の抵抗体層が回路基板に形成されて
いるはんだバンブ上に載るように、はんだバンプ成形用
治具を回路基板上に載置し、透明導電体帯を介して抵抗
体層に通電する。すると、抵抗体層が加熱され、その熱
で抵抗体層の下にあるはんだバンブが軟化あるいは溶融
し、はんだバンプ成形用治具の自重、または、必要によ
り別途付加される荷重によってはんだバンブが押圧され
、゛その頂上部が平坦化して、このはんだバンプ成形用
治具の本来の目的は達成される。そして、一つの治具で
加熱と押圧とが同時にでき、また、上記の工程において
、はんだバンブのみが局部的に加熱され、回路基板全体
は加熱されないので、有機物等よりなる回路基板が不所
望に加熱されることがないので、本発明の目的も達成さ
れる。
第１ａ図は、本発明の第１実施例に係るはんだバンプ成
形用治具の断面図である。 第１ｂ図は、本発明の第２実施例に係るはんだバンプ成
形用治具の断面図である。 第２〜６図は、本発明の第１実施例に係るはんだバンプ
成形用治具の工程図である。 第７〜１０図は、はんだバンブの頂上部を平坦化し、パ
ッケージ等のピンと接合する工程の説明図である。 第１１図は、実装されている一部の素子・部品を交換す
る時の、はんだバンブ頂上部平坦化の説明図である。 透明基板、 窒化タンタル層、 抵抗体層、 ＩＴＯ膜、 透明性導電体帯 二酸化シリコン膜等の絶縁膜、 はんだバンプ成形用治具、 回路基板、 はんだバンブ、
形用治具の断面図である。 第１ｂ図は、本発明の第２実施例に係るはんだバンプ成
形用治具の断面図である。 第２〜６図は、本発明の第１実施例に係るはんだバンプ
成形用治具の工程図である。 第７〜１０図は、はんだバンブの頂上部を平坦化し、パ
ッケージ等のピンと接合する工程の説明図である。 第１１図は、実装されている一部の素子・部品を交換す
る時の、はんだバンブ頂上部平坦化の説明図である。 透明基板、 窒化タンタル層、 抵抗体層、 ＩＴＯ膜、 透明性導電体帯 二酸化シリコン膜等の絶縁膜、 はんだバンプ成形用治具、 回路基板、 はんだバンブ、
Claims (1)
- 【特許請求の範囲】 ［１］はんだバンプの位置に対応して、透明基板（１）
上に抵抗体層（２１）が形成され、 該抵抗体層（２１）を直列または並列に接続して透明導
電体帯（３１）が形成され、 少なくとも前記抵抗体層（２１）をカバーして絶縁膜（
４）が形成されてなる ことを特徴とするはんだバンプ成形用治具。 ［２］前記抵抗体層（２１）は、前記透明基板（１）よ
り突出してなることを特徴とする請求項１記載のはんだ
バンプ成形用治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198479A JP2546706B2 (ja) | 1988-08-09 | 1988-08-09 | はんだバンプ成形用治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198479A JP2546706B2 (ja) | 1988-08-09 | 1988-08-09 | はんだバンプ成形用治具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246794A true JPH0246794A (ja) | 1990-02-16 |
| JP2546706B2 JP2546706B2 (ja) | 1996-10-23 |
Family
ID=16391796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198479A Expired - Lifetime JP2546706B2 (ja) | 1988-08-09 | 1988-08-09 | はんだバンプ成形用治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546706B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660944B1 (en) | 1996-03-29 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Circuit board having solder bumps |
| CN114530432A (zh) * | 2022-01-19 | 2022-05-24 | 安徽光智科技有限公司 | 金属键合封装结构和封装工艺 |
-
1988
- 1988-08-09 JP JP63198479A patent/JP2546706B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660944B1 (en) | 1996-03-29 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Circuit board having solder bumps |
| CN114530432A (zh) * | 2022-01-19 | 2022-05-24 | 安徽光智科技有限公司 | 金属键合封装结构和封装工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2546706B2 (ja) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103703B2 (ja) | 半田付け方法 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JP2000195584A (ja) | 電気的接続装置と電気的接続方法 | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP2546706B2 (ja) | はんだバンプ成形用治具 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JPH0437148A (ja) | Ｌｓｉモジュールの製造方法 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP3054944B2 (ja) | 表示装置の製造方法 | |
| JPH07318962A (ja) | 電気装置の電極基板、電極形成方法及び実装方法 | |
| JPH1013002A (ja) | 半導体素子の実装方法 | |
| KR20060017213A (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| WO2000049652A1 (en) | Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP3271404B2 (ja) | チップ部品の端子接続方法 | |
| JP2002076208A (ja) | 半導体素子の実装構造及びその構造の表示装置並びにその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH03222339A (ja) | 半導体装置の接続方法 | |
| JPH087636Y2 (ja) | 電子部品付きフィルムコネクタ | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2001093937A (ja) | 半導体素子の実装方法とその実装構造体 | |
| JPH05303106A (ja) | 液晶表示装置 |