JPH0246795A - 印刷配線板の製造方法 - Google Patents

印刷配線板の製造方法

Info

Publication number
JPH0246795A
JPH0246795A JP19854388A JP19854388A JPH0246795A JP H0246795 A JPH0246795 A JP H0246795A JP 19854388 A JP19854388 A JP 19854388A JP 19854388 A JP19854388 A JP 19854388A JP H0246795 A JPH0246795 A JP H0246795A
Authority
JP
Japan
Prior art keywords
copper
layer
plating
holes
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19854388A
Other languages
English (en)
Inventor
Akira Endo
遠藤 璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19854388A priority Critical patent/JPH0246795A/ja
Publication of JPH0246795A publication Critical patent/JPH0246795A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は印刷配線板の製造方法に係り、特にセミアデイ
ティブ法によるスルホール型印刷配線板の製造方法の改
良に関する。
(従来の技術) スルホール型印刷配線板をセミアデイティブ法によって
製造する次ぎのような手段が知られている。即ち少なく
とも一方の主面に銅箔を張り合せて成る銅張積層板の所
定の位置にスルホール孔明は加工を施して、所要のスル
ホールを形設した後化学銅めっき前処理を施す。つまり
、塩化バラジュウム水溶液などのめっき前処理剤にて処
理し、前記形設したスルホール内壁面等に化学めっきを
適宜被着する。次いでその銅張積層板の表面にエツチン
グレジスト層を選択的に被着し、エツチング処理を施し
て、露出している表面銅層をエツチング除去し、所要の
回路パターン(ランド部を含む)を形成する。上記エツ
チング処理後、エツチングレジスト層を除去しスルホー
ル部(ランド部を含む)を除いて全面的にレジスト層を
被着形成し、このレジスト層をめっきマスクとして、化
学銅めっき処理を施し、露出している前記スルホール内
壁面部などに、銅めっき層を被着形成することにより、
所要のスルホール型印刷配線板が製造されている。なお
、上記スルホール部に対する化学銅めっき処理における
マスクとして機能するレジスト層は、そのまま印刷配線
板の表面絶縁ないし保護の役割を果す(永久レジスト層
)。
(発明が解決しようとする課題) しかし、上記セミアデイティブ法、つまり形設したスル
ホール部についての化学銅めっき前処理、選択エツチン
グ処理による回路パターン形成、永久レジスト層形成、
スルホール部に対する化学めっき処理の工程を順次繰る
従来のセミアデイティブ法によるスルホール型印刷配線
板の製造方法で得た印刷配線板においては、次ぎのよう
な不都合が往々認められる。即ちスルホール内壁面に化
学銅めっきによって均一な銅層の被着形成が難しくスル
ホール部の導通について信頼性が劣るという問題がある
[発明の構成] (課題を解決するための手段) セミアデイティブ法によるスルホール型印刷配線板の製
造において、スルホール形没後、そのスルホール部を含
めて先ず化学銅めっき処理を行ない、選択エツチング処
理による所定の回路ノくターン形成、さらに永久レジス
ト層の被着(印刷)形成を経た時点で、前記化学銅めっ
き処理で被着形成した銅層を一旦除去し、再度化学銅め
っき処理して、所要の銅層をスルホール部に選択的に被
着形成するようにしたことを骨子とする。
(作 用) 上記のごとく本発明方法によれば、スルホール部につい
て予め薄い銅層を化学めっきにより形成しておき、所定
の回路パターンなど形成した後、前記化学めっき層を除
去しこの除去により露出した面に所要の厚さの化学銅め
っき層を析出形成させている。つまり、めっき前処理に
よって被着させためっき核は、−次的な化学めっきによ
って固定保持されているため、回路パターン形成過程な
どにおいて脱落することとなく、前記−次的化学めっき
層を除去した段階では、所要のめっき核を保有する面が
露出される。従って次ぎの本格的な化学銅めっき処理に
おいては容易に均質な銅めっき層が形成される。
(実施例) 以下本発明に係るスルホール型印刷配線板の製造工程に
おける印刷配線板の状態を模式的に示す断面図を参照し
て実施例を説明する。先ず素材として第1図示のごとく
絶縁体層1の両主面に銅箔層2を配設して成る銅張積層
板3を用意し、この銅張積層板3の所定位置に例えばド
リルによる孔明は加工を施して第2図に示すごとく所要
のスルホール4を適宜形設する。次いで前記スルホール
4を形設した銅張積層板3を例えば塩化スズ水溶液中お
よび塩化パラジュウム水溶液中に順次浸漬して化学めっ
き前処理を施してから化学銅めっき液中に浸漬して化学
めっき処理を施す。かくしてスルホール4内壁面を含め
銅張積層板3の全面に厚さ5μm以下の化学銅めっき層
5を被着形成する(第3図)。しかる後、前記化学銅め
っき層5を被着形成した銅張積層板面上に所要のスルホ
ール4を含めエツチングレジスト層6を選択的に被着形
成しく第4図)、露出している化学銅めっき層5′およ
びその下側の銅箔2′を選択的にエツチング除去して所
定の回路パターン2aを形成してから前記エツチングレ
ジスト層6を除去する(第5図)。次いで前記回路パタ
ーン2aを形成した銅張積層板3についてスルホール4
およびそのスルホール4開目端周辺のランド7以外の面
に、回路パターン面を含めてめっきレジスト層8を被着
形成する(第6図)。このめっきレジスト層8はスルホ
ール4部およびランド7以外の絶縁体層1面上の回路パ
ターンを永久的に被覆埋設してそれらの保護機能を果す
ものである。かくしてめっきレジスト層8を所定領域に
形成した後、露出している化学銅めっき層5、つまり、
スルホール4内壁面およびランド7に被着残存している
薄い化学銅めっき5を選択的にエツチング除去して、前
記めっき前処理で、めっき核としてパラジュムなど被着
担持させた面を露出させる(第7図)。上記により、め
っき核を予め被着担持させた面を露出させた後、再び化
学銅めっき処理を施し、前記露出させたスルホール4内
壁面およびランド7に選択的に例えば厚さ25μm程度
の銅めっき層9を被着形成する(第8図)。
なお上記において、例えば化学銅めっき処理後の銅張積
層板に対する洗浄化処理および乾燥処理等について、特
に記述しなかったが従来のセミアデイティブ法の場合と
同様に対応する。また上記では、両面銅張積層板を素材
にしたが、同じ両面銅張積層板で内層として導体層を含
む多層型積層や片面銅張積層板を素材とすることもでき
る。しかして本発明において、めっき前処理面に対する
一次的な化学銅めっき処理にて、めっき銅層の形成を厚
さ5μm以下としのは、後のエツチング除去をより容易
にするとともに、めっ彦核の原状を保持発揮し易くする
ためである。
[発明の効果] 上記のごとく本発明方法によれば、スルホール部および
ランド部に予め被着担持させためっき核は、薄い化学め
っき層によって被覆固定されて、回路パターン形成や永
久レジスト層の被覆形成が行われる。しかして前記所要
の回路パターン形成、永久レジスト層の形成後における
スルホール部などの選択的化学銅めっきにおいては、均
質に所要の銅めっき層が形成される。つまり、前記めっ
き核を被着担持した面が薄い化学銅めっき層にて保護さ
れており、回路パターン形成工程などおいて、脱落した
りすることもなく、また−次的に被覆保護していた薄い
銅層の除去によって原状を呈した形でめっき前処理面を
露出する。従って最終工程におけるスルホール部等の化
学銅めっき処理においても、容易にかつ均一な銅の析出
被着が進行し、もって均質な銅めっき層が被着形成され
るため、導通として高信頼性の機能を発揮する。かくし
て本発明のセミアデイティブ法によるスルホール型印刷
配線板の製造方法は実用的な製造方法と言える。
【図面の簡単な説明】
第1図ないし第8図は本発明方法の各工程における印刷
配線板の状態を各々模式的に示す断面図である。 1・・・絶縁体層  2・・・銅箔  3・・・銅張積
層板4・・・スルホール  5・・・薄い銅めっき層6
エツチングレジスト層  7・・・ランド8・・・めっ
きレジスト層(永久レジスト層)9・・・厚い銅めっき
層 出願人      株式会社 東芝 代理人 弁理士  須 山 佐 − 第4図 第5歯

Claims (1)

    【特許請求の範囲】
  1. 銅張積層板の所定位置にスルホール孔明け加工を施す工
    程と、前記孔明け加工した銅張積層板に化学めっきを施
    し厚さ5μm以下の銅層を被着形成する工程と、前記化
    学めっきした銅張積層板面上にエッチングレジスト層を
    選択的に被着しエッチング処理を施し所定の回路パター
    ンを形成する工程と、前記回路パターンを形成した積層
    板のエッチングレジストを除去した後ランドおよびスル
    ホール部以外の部分にめっきレジスト層を被着形成する
    工程と、前記めっきレジスト層を被着形成した積層板の
    ランドおよびスルホールの露出している化学めっき層を
    選択エッチング処理する工程と、前記選択エッチング処
    理を施したランドおよびスルホール部に化学めっき処理
    を施して厚い銅めっき1層を被着形成する工程とを具備
    して成ることを特徴とする印刷配線板の製造方法。
JP19854388A 1988-08-09 1988-08-09 印刷配線板の製造方法 Pending JPH0246795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19854388A JPH0246795A (ja) 1988-08-09 1988-08-09 印刷配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19854388A JPH0246795A (ja) 1988-08-09 1988-08-09 印刷配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH0246795A true JPH0246795A (ja) 1990-02-16

Family

ID=16392911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19854388A Pending JPH0246795A (ja) 1988-08-09 1988-08-09 印刷配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH0246795A (ja)

Similar Documents

Publication Publication Date Title
US3672986A (en) Metallization of insulating substrates
US5246817A (en) Method for manufacture of multilayer circuit board
US4770900A (en) Process and laminate for the manufacture of through-hole plated electric printed-circuit boards
US5137618A (en) Methods for manufacture of multilayer circuit boards
US3702284A (en) Process of producing plated through-hole printed circuit boards
JPH022317B2 (ja)
DE69115852T2 (de) Verfahren zur Herstellung einer Leiterplatte
US5680701A (en) Fabrication process for circuit boards
JP2006502590A (ja) プリント回路基板の製造方法
JP2002525882A (ja) 多層回路の製造方法
US5620612A (en) Method for the manufacture of printed circuit boards
JPH0246795A (ja) 印刷配線板の製造方法
WO1989000374A1 (en) A method for producing a circuit board and a circuit-board preform for use in carrying out the method
JPS6336598A (ja) 配線板の製造方法
JPS61147596A (ja) 両面スル−ホ−ル印刷回路基板の製造方法
US6403146B1 (en) Process for the manufacture of printed circuit boards
JPH01313996A (ja) 印刷配線板の製造方法
EP0788727B1 (de) Verfahren zur herstellung elektrischer schaltungsträger
JPH01194392A (ja) プリント配線板の製造方法
JPH06120667A (ja) 多層プリント配線板
JP3191686B2 (ja) 印刷配線板の製造方法
JPH11251702A (ja) スルーホールを有するプリント配線板
JPH05175651A (ja) プリント配線板の製造方法
JPH0453189A (ja) 配線板の製造方法
JPS6489585A (en) Multilayer wiring board