JPH0247769A - 積和演算装置 - Google Patents
積和演算装置Info
- Publication number
- JPH0247769A JPH0247769A JP63198212A JP19821288A JPH0247769A JP H0247769 A JPH0247769 A JP H0247769A JP 63198212 A JP63198212 A JP 63198212A JP 19821288 A JP19821288 A JP 19821288A JP H0247769 A JPH0247769 A JP H0247769A
- Authority
- JP
- Japan
- Prior art keywords
- sum
- product
- values
- pipeline
- arithmetic operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、積和演算装置の並列パイプライン方式による
高速化に関するものである。
高速化に関するものである。
従来の技術
乗算部と算術演算部とをパイプライン方式で構成されて
いて従来から使用されている積和演算器は、一般に第２
図にブロック図を示すような装置が用いられている。
乗算部２１では、Ｘｌ Ｙの２人力を乗算器２３で乗
算し、その結果Ｂをパイプラインレジスタ２４に格納す
る。
いて従来から使用されている積和演算器は、一般に第２
図にブロック図を示すような装置が用いられている。
乗算部２１では、Ｘｌ Ｙの２人力を乗算器２３で乗
算し、その結果Ｂをパイプラインレジスタ２４に格納す
る。
Ｂ＋ ：Ｘ＋ ＸＹ＋ （１）
算術演算部２２では、積和演算の累算和Ａ（または最終
結果）と乗算結果Ｂとの加算を行う加算器２５と前記累
算和Ａを格納しているパイプラインレジスタ２６とで構
成されている。
算術演算部２２では、積和演算の累算和Ａ（または最終
結果）と乗算結果Ｂとの加算を行う加算器２５と前記累
算和Ａを格納しているパイプラインレジスタ２６とで構
成されている。
Ａ＋ ＝ Ｂ＋−＋ ＋ Ａ＋、＋
（２）上記にような装置では、高速性が要求され
る場合、入力データのビット幅の増大に伴い乗算部と算
術演算部の実行時間の増大と共にその実行時間の差も増
大する。この問題点を解消するために第３図にブロック
図を示すような積和演算装置が考案されている。この装
置は、乗算部３１は２人力の乗算器３３と乗算器３３に
おける中間出力Ｂ１、Ｂ２を格納するパイプラインレジ
スタ３４．３５で構成されている。
（２）上記にような装置では、高速性が要求され
る場合、入力データのビット幅の増大に伴い乗算部と算
術演算部の実行時間の増大と共にその実行時間の差も増
大する。この問題点を解消するために第３図にブロック
図を示すような積和演算装置が考案されている。この装
置は、乗算部３１は２人力の乗算器３３と乗算器３３に
おける中間出力Ｂ１、Ｂ２を格納するパイプラインレジ
スタ３４．３５で構成されている。
Ｂ１＋ ＋Ｂ２Ｉ＝Ｘ＋ ＸＹ＋ （３
）算術演算部は、前記中間出力Ｂｌ、Ｂ２と積和演算の
累算布Ａ（または最終結果）との３人力２出力のＷａ
ｌ １ａｃｅ−Ｔｒｅｅの変換器３６と２人力の加算器
３７と積和演算の累算布Ａを格納するパイプラインレジ
スタ３８とにより構成されている。
）算術演算部は、前記中間出力Ｂｌ、Ｂ２と積和演算の
累算布Ａ（または最終結果）との３人力２出力のＷａ
ｌ １ａｃｅ−Ｔｒｅｅの変換器３６と２人力の加算器
３７と積和演算の累算布Ａを格納するパイプラインレジ
スタ３８とにより構成されている。
Ａ＋ ＝ ８１＋−＋ ＋ Ｂ２＋−＋ ＋ Ａ＋
−＋ （４）発明が解決しようとする課題 しかしながら上記のような構成では、積和演算結果を得
るために２段のパイプライン方式をとり、算術演算部の
加算器においてキャリの伝搬は、最下位ビットから最上
位ビットまで毎回伝搬する可能性があり高速性に欠けて
いるという問題があった。
−＋ （４）発明が解決しようとする課題 しかしながら上記のような構成では、積和演算結果を得
るために２段のパイプライン方式をとり、算術演算部の
加算器においてキャリの伝搬は、最下位ビットから最上
位ビットまで毎回伝搬する可能性があり高速性に欠けて
いるという問題があった。
本発明は、かかる点に鑑み、高速な積和演算装置を提供
することを目的とする。
することを目的とする。
課題を解決するための手段
本発明は積和演算を繰り返し実行する積和演算装置にお
いて、乗算部の実行と算術演算部の実行をパイプライン
並列実行方式とし、前記乗算部ではＮ個の中間出力を格
納するＮ個のパイプラインレジスタを持ち、前記算術演
算部では２段のパイプライン方式で、前記Ｎ個の中間出
力と算術演算部での累算結果であるＮ入力との合計２Ｎ
入力をＮ入力に変換するＷａｌｌａｃｅ−Ｔｒｅｅの変
換器と２Ｎ入力を１出力に演算する加算器と（Ｎ＋１）
個のパイプラインレジスタとで構成され、前記算術演算
部の中での累算は常に１系統の値をＮ個の値の和の形で
演算する事を特徴とする積和演算装置である。
いて、乗算部の実行と算術演算部の実行をパイプライン
並列実行方式とし、前記乗算部ではＮ個の中間出力を格
納するＮ個のパイプラインレジスタを持ち、前記算術演
算部では２段のパイプライン方式で、前記Ｎ個の中間出
力と算術演算部での累算結果であるＮ入力との合計２Ｎ
入力をＮ入力に変換するＷａｌｌａｃｅ−Ｔｒｅｅの変
換器と２Ｎ入力を１出力に演算する加算器と（Ｎ＋１）
個のパイプラインレジスタとで構成され、前記算術演算
部の中での累算は常に１系統の値をＮ個の値の和の形で
演算する事を特徴とする積和演算装置である。
作用
本発明は前記した構成により、１系統の値をＮ個の値の
和の形で表現し、算術演算部を２段のパイプライン方式
で累積演算を行うとき１段目では、キャリの伝搬が途中
まで（２Ｎ入力をＮ出力に変換するＷａｌｌａｃｅ−Ｔ
ｒｅｅの変換器の段数分）しか行わないので累算布は、
高速実行になる。
和の形で表現し、算術演算部を２段のパイプライン方式
で累積演算を行うとき１段目では、キャリの伝搬が途中
まで（２Ｎ入力をＮ出力に変換するＷａｌｌａｃｅ−Ｔ
ｒｅｅの変換器の段数分）しか行わないので累算布は、
高速実行になる。
２段目では、１段目で途中までキャリの伝搬が行われて
いるので、残りの分を伝搬させればよいことになる。
いるので、残りの分を伝搬させればよいことになる。
従って、パイプラインにおける各段の遅延時間は小さく
なり、高速な積和演算器として使用できる。
なり、高速な積和演算器として使用できる。
実施例
第１図に本発明におけるＮ＝２としたときの積和演算装
置の実施例のブロック図を示す。第１図において乗算部
１は、入力データＸとＹとの乗算の結果を２個の値の和
として中間結果を２個出力する乗算器３とその中間結果
Ｂｌ、Ｂ２Ｂ１＋ ＋ Ｂ２＋ ＝Ｘ＋ ＸＹ＋
（５）を格納するパイプラインレジスタ４．
５で構成されている。
置の実施例のブロック図を示す。第１図において乗算部
１は、入力データＸとＹとの乗算の結果を２個の値の和
として中間結果を２個出力する乗算器３とその中間結果
Ｂｌ、Ｂ２Ｂ１＋ ＋ Ｂ２＋ ＝Ｘ＋ ＸＹ＋
（５）を格納するパイプラインレジスタ４．
５で構成されている。
算術演算部２は、４人力を２個の値ＣＩ、Ｃ２の和
Ｃ１１＋Ｃ２１：：Ｂ１１−＋＋８２＋−＋＋０１１−
１＋０２１−１ （６）として出力するＷａｌｌａｃ
ｅ−Ｔｒｅｅの変換器６と、その出力Ｃ１、Ｃ２を格納
するパイプラインレジスタ７．８と、Ｃ１とＣ２の和Ａ
＋ ＝ Ｃ１＋−＋ ＋ Ｃ２＋−＋
（７）の和を演算する加算器９と、その加算器の出
力（積和演算の累算布Ａ（または最終結果））を格納す
るパイプラインレジスタ１０とで構成されてい゛る。つ
まり、３段のパイプライン方式による積和演算器である
。
１＋０２１−１ （６）として出力するＷａｌｌａｃ
ｅ−Ｔｒｅｅの変換器６と、その出力Ｃ１、Ｃ２を格納
するパイプラインレジスタ７．８と、Ｃ１とＣ２の和Ａ
＋ ＝ Ｃ１＋−＋ ＋ Ｃ２＋−＋
（７）の和を演算する加算器９と、その加算器の出
力（積和演算の累算布Ａ（または最終結果））を格納す
るパイプラインレジスタ１０とで構成されてい゛る。つ
まり、３段のパイプライン方式による積和演算器である
。
乗算器３は、キャリ・セーブ方式による構成やＷａｌｌ
ａｃｅ−Ｔｒｅｅ方式による構成などで実現する。
ａｃｅ−Ｔｒｅｅ方式による構成などで実現する。
Ｗａｌｌａｃｅ−Ｔｒｅｅの変換器６は、２段のフルア
ダー配列で実現する。
ダー配列で実現する。
加算器は、従来から用いられているキャリ・ルックアヘ
ッド方式やキャリ・セレクト方式などの加算器で構成す
る。
ッド方式やキャリ・セレクト方式などの加算器で構成す
る。
発明の詳細
な説明してきたように、本発明によれば、積和演算器を
高速に実行することができ、その実用的効果は大きい。
高速に実行することができ、その実用的効果は大きい。
また、回路の規模は、それほど増大もなしに実現でき、
１系統の値をＮ個の和の形で内部演算するので、デバッ
グも難易ではない。
１系統の値をＮ個の和の形で内部演算するので、デバッ
グも難易ではない。
第１図は本発明における一実施例の積和演算装置のブロ
ック図、第２図、第３図は各々従来の積和演算装置のブ
ロック図である。 １・・・乗算部、２・・・算術演算部、３・Φ会乗算器
、４．５．７．８．１０・・・パイプラインレジスタ、
６０・・変換器、９・・・加算器。 代理人の氏名 弁理士 粟野重孝 ばか１名４．５，７
．θ、Ｉ０．−・ｌ召プラインシヅスタ東耳」ギ
ック図、第２図、第３図は各々従来の積和演算装置のブ
ロック図である。 １・・・乗算部、２・・・算術演算部、３・Φ会乗算器
、４．５．７．８．１０・・・パイプラインレジスタ、
６０・・変換器、９・・・加算器。 代理人の氏名 弁理士 粟野重孝 ばか１名４．５，７
．θ、Ｉ０．−・ｌ召プラインシヅスタ東耳」ギ
Claims (1)
- 積和演算を繰り返し実行する積和演算装置において、乗
算部の実行と算術演算部の実行をパイプライン並列実行
方式とし、前記乗算部ではＮ個の中間出力を格納するＮ
個のパイプラインレジスタを持ち、前記算術演算部では
２段のパイプライン方式で、前記Ｎ個の中間出力と算術
演算部での累算結果であるＮ入力との合計２Ｎ入力をＮ
入力に変換するＷａｌｌａｃｅ−Ｔｒｅｅの変換器と２
Ｎ入力を１出力に演算する加算器と（Ｎ＋１）個のパイ
プラインレジスタとで構成され、前記算術演算部の中で
の累算は常に１系統の値をＮ個の値の和の形で演算する
事を特徴とする積和演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198212A JPH0247769A (ja) | 1988-08-09 | 1988-08-09 | 積和演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198212A JPH0247769A (ja) | 1988-08-09 | 1988-08-09 | 積和演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247769A true JPH0247769A (ja) | 1990-02-16 |
Family
ID=16387355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198212A Pending JPH0247769A (ja) | 1988-08-09 | 1988-08-09 | 積和演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247769A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05266057A (ja) * | 1992-01-11 | 1993-10-15 | Samsung Electron Co Ltd | 分散算術を用いる演算装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199044A (en) * | 1981-06-03 | 1982-12-06 | Fujitsu Ltd | Multiplying device |
-
1988
- 1988-08-09 JP JP63198212A patent/JPH0247769A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199044A (en) * | 1981-06-03 | 1982-12-06 | Fujitsu Ltd | Multiplying device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05266057A (ja) * | 1992-01-11 | 1993-10-15 | Samsung Electron Co Ltd | 分散算術を用いる演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pohokar et al. | Design and implementation of 16× 16 multiplier using Vedic mathematics | |
| JP3345894B2 (ja) | 浮動小数点乗算器 | |
| Prasad et al. | Design of low power and high speed modified carry select adder for 16 bit Vedic Multiplier | |
| Ahish et al. | Design of high performance Multiply-Accumulate Computation unit | |
| Basiri et al. | Multiplication acceleration through quarter precision Wallace tree multiplier | |
| US6684236B1 (en) | System of and method for efficiently performing computations through extended booth encoding of the operands thereto | |
| JPH0247769A (ja) | 積和演算装置 | |
| Pang et al. | Optimizing Multiplier Performance Through Verilog Hardware Description Language Design | |
| Karthik et al. | Design and Implementation of 64 Bit High-Speed Vedic Multiplier | |
| CN108255463A (zh) | 一种数字逻辑运算方法、电路和fpga芯片 | |
| Soni et al. | Implementation of 16x16 Bit multiplication algorithm by using vedic mathematics over booth algorithm | |
| JPH10111791A (ja) | 除算装置 | |
| JPS6373472A (ja) | 積和演算方法 | |
| JPS5938849A (ja) | 演算回路 | |
| KR100373367B1 (ko) | 가산기를이용한스퀘어로직회로 | |
| Kumar | Design and Analysis of 16-bit Modified Vedic Multiplier | |
| JP2953918B2 (ja) | 演算装置 | |
| JPH07117954B2 (ja) | 積和演算装置 | |
| JPH06103299A (ja) | 積和演算器 | |
| Naguboina et al. | SPEED ENHANCEMENT OF MODIFIED BOOTHS ENCODING ALGORITHM USING VERILOG HDL. | |
| JPH08328828A (ja) | 積和演算器 | |
| JPH0584528B2 (ja) | ||
| KR950010451B1 (ko) | 그룹 트리구조 알고리즘(GTSM ; Group Tree Structure Method)을 적용한 고속 승산기 | |
| JPH06131160A (ja) | 積和演算回路 | |
| JPH0343865A (ja) | ベクトル・データ処理装置 |