JPH0247834A - 接続窓を充填して接続する方法 - Google Patents
接続窓を充填して接続する方法Info
- Publication number
- JPH0247834A JPH0247834A JP1107964A JP10796489A JPH0247834A JP H0247834 A JPH0247834 A JP H0247834A JP 1107964 A JP1107964 A JP 1107964A JP 10796489 A JP10796489 A JP 10796489A JP H0247834 A JPH0247834 A JP H0247834A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection window
- metal
- intermediate layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体製造工程中のりソグラフイエ程に関し
、特に多層フォトレジスト及びリフトオフ工程を用いる
自己整合接続窓充填に関する。
、特に多層フォトレジスト及びリフトオフ工程を用いる
自己整合接続窓充填に関する。
［従来の技術及び発明が解決しようとする課題］半導体
の工程が進行して種々の層とパターンとが形成されるに
つれ、シリコン基板上に自然に階段状部分が生ずる。複
雑な回路を有するＶＬＳＩは非常に多くの工程ステップ
を必要とし、この結果、多層が形成され、表面の屈曲も
甚だしくなる。
の工程が進行して種々の層とパターンとが形成されるに
つれ、シリコン基板上に自然に階段状部分が生ずる。複
雑な回路を有するＶＬＳＩは非常に多くの工程ステップ
を必要とし、この結果、多層が形成され、表面の屈曲も
甚だしくなる。
このような場合、フォトマスキングに次のような問題が
生ずる。即ち、露光する光がマスクパターンの周囲に広
がってマスクパターンの大きさが変化させられるという
問題が生ずる。深いところにあるパターンがより影響を
受けることになる。
生ずる。即ち、露光する光がマスクパターンの周囲に広
がってマスクパターンの大きさが変化させられるという
問題が生ずる。深いところにあるパターンがより影響を
受けることになる。
また、このような階段状部分は、金属蒸着工程において
も問題を発生させる。金属蒸着工程の主要な目的は、均
一な金属層をウェーハ上に形成することであるが、階段
状部分を有する基板の場合にはそれが困難である。金属
層の均一な蒸着は、電気的伝達と高抵抗とをもたらすの
に必須である。
も問題を発生させる。金属蒸着工程の主要な目的は、均
一な金属層をウェーハ上に形成することであるが、階段
状部分を有する基板の場合にはそれが困難である。金属
層の均一な蒸着は、電気的伝達と高抵抗とをもたらすの
に必須である。
さらに、階段状部分が形成されている層をフォトレジス
トや金属層で覆う場合、切断現象が発生する場合もある
。
トや金属層で覆う場合、切断現象が発生する場合もある
。
これを従来の接続窓形成及び充填工程を図示した第１図
に従って説明すると、次の通りである。
に従って説明すると、次の通りである。
第１図（Ａ）に図示したように、導電層１．２゜３及び
絶縁層４．５上に絶縁層６を形成する際、階段状部分が
形成される。即ち、導電層１ならびに導電層２及び導電
層３上の絶縁層６の厚さが異なっているので、その上に
付着させられるフォトレジスタ層７の厚さに差異が生ず
るようになる。
絶縁層４．５上に絶縁層６を形成する際、階段状部分が
形成される。即ち、導電層１ならびに導電層２及び導電
層３上の絶縁層６の厚さが異なっているので、その上に
付着させられるフォトレジスタ層７の厚さに差異が生ず
るようになる。
ここで、露光すると、階段状部分によるフォトレジスト
層７の厚さの差異によって接続窓パターンｗ、、ｗ２
、ｗ３の大きさに差異が発生する。即ち、接続窓パター
ンＷ３が形成しようとする所望の大きさとすると、接続
窓パターンｗ、ｗ２は、接続窓パターンＷ３よりそれぞ
れ大及び小となり、均一な接続窓パターンが形成されな
い。フォトレジスタ層７をマスクとして使用したエツチ
ング工程後にフォトレジスト層７を除去すると、前記絶
縁層６の厚さｔｌ、ｔ２．ｔ３の差に起因する、接続窓
ｗ３ 、ｗ５ 、Ｗｅの大きさの間の差異も発生する（
第１図（Ｂ）参照）。
層７の厚さの差異によって接続窓パターンｗ、、ｗ２
、ｗ３の大きさに差異が発生する。即ち、接続窓パター
ンＷ３が形成しようとする所望の大きさとすると、接続
窓パターンｗ、ｗ２は、接続窓パターンＷ３よりそれぞ
れ大及び小となり、均一な接続窓パターンが形成されな
い。フォトレジスタ層７をマスクとして使用したエツチ
ング工程後にフォトレジスト層７を除去すると、前記絶
縁層６の厚さｔｌ、ｔ２．ｔ３の差に起因する、接続窓
ｗ３ 、ｗ５ 、Ｗｅの大きさの間の差異も発生する（
第１図（Ｂ）参照）。
次の工程において、もし金属８が付着させられると、形
成された接続窓の縦横比が異なるので、第１図（Ｃ）に
図示のように、部分９では切断現象が発生すると共に部
分１０では厚過ぎる層が形成され、もって均一な金属層
が形成されない。
成された接続窓の縦横比が異なるので、第１図（Ｃ）に
図示のように、部分９では切断現象が発生すると共に部
分１０では厚過ぎる層が形成され、もって均一な金属層
が形成されない。
本発明は、このような点に鑑みてなされたもので、本発
明の目的は、リソグラフィ工程で多層フォトレジスト工
程を使用する、接続窓を形成する方法であって、リソグ
ラフィ工程後の大きさの変化が最小化されるものを提供
することにある。
明の目的は、リソグラフィ工程で多層フォトレジスト工
程を使用する、接続窓を形成する方法であって、リソグ
ラフィ工程後の大きさの変化が最小化されるものを提供
することにある。
本発明の他の目的は、自己整合接続窓充填工程を使用し
たリフトオフ工程を使用することによってリソグラフィ
工程におる誤整合問題を解決することにある。
たリフトオフ工程を使用することによってリソグラフィ
工程におる誤整合問題を解決することにある。
本発明のさらに他の目的は、接続窓に予め金属を形成す
ることにより、接続窓の縦横比の変化に起因する金属の
切断現象を根本的に解決することにある。
ることにより、接続窓の縦横比の変化に起因する金属の
切断現象を根本的に解決することにある。
［課題を解決するための手段］
上記目的を達成するため、本発明によれば、接続窓を充
填して接続する方法であって、階段状部分が形成されて
いる絶縁層の上に平坦化層及び中間層を形成する工程と
、前記中間層の上にフォトレジストを用いて接続窓のパ
ターンを形成する工程と、前記接続窓のパターンに従っ
て前記中間層と前記平坦化層とをエツチングする工程と
、前記平坦化層と前記中間層と前記フォトレジスト層と
をマスクとして使用して前記絶縁層中に接続窓の部分を
エツチングする工程と、前記フォトレジスト層を一定の
厚さだけ除去する工程と、一部が除去された前記フォト
レジスタ層をマスクとして使用して前記平坦化層をアン
ダカットした後、前記一部が除去されたフォトレジスト
層を除去する工程と、前記接続窓及び前記中間層の上に
金属を多重に付着させる工程と、前記平坦化層と前記中
間層と前記中間層上の前記金属とをリフトオフ方法で除
去する工程と、前記絶縁層の上と金属が充填されている
前記接続窓の上とに金属を付着させて前記接続窓と付着
させられた前記金属とを接続する工程と、を具備する方
法が提供される。
填して接続する方法であって、階段状部分が形成されて
いる絶縁層の上に平坦化層及び中間層を形成する工程と
、前記中間層の上にフォトレジストを用いて接続窓のパ
ターンを形成する工程と、前記接続窓のパターンに従っ
て前記中間層と前記平坦化層とをエツチングする工程と
、前記平坦化層と前記中間層と前記フォトレジスト層と
をマスクとして使用して前記絶縁層中に接続窓の部分を
エツチングする工程と、前記フォトレジスト層を一定の
厚さだけ除去する工程と、一部が除去された前記フォト
レジスタ層をマスクとして使用して前記平坦化層をアン
ダカットした後、前記一部が除去されたフォトレジスト
層を除去する工程と、前記接続窓及び前記中間層の上に
金属を多重に付着させる工程と、前記平坦化層と前記中
間層と前記中間層上の前記金属とをリフトオフ方法で除
去する工程と、前記絶縁層の上と金属が充填されている
前記接続窓の上とに金属を付着させて前記接続窓と付着
させられた前記金属とを接続する工程と、を具備する方
法が提供される。
［実 施 例］
以下、添付図面を参照して本発明の一実施例について説
明する。
明する。
第２図（Ａ）に図示したように、階段状部分が形成され
ている絶縁層６上に、フォトレジストを用いて平坦化層
１１を形成する。さらに平坦化層１１のマスクとして利
用され、且つ後述するように、優れた選択性を得るため
に利用される。このように平坦化層１１と中間層１２と
を形成するこにより、中間層１２上に均一なマスクパタ
ーンが形成され、もって均一な接続窓パターン及び接続
窓を作ることができる。
ている絶縁層６上に、フォトレジストを用いて平坦化層
１１を形成する。さらに平坦化層１１のマスクとして利
用され、且つ後述するように、優れた選択性を得るため
に利用される。このように平坦化層１１と中間層１２と
を形成するこにより、中間層１２上に均一なマスクパタ
ーンが形成され、もって均一な接続窓パターン及び接続
窓を作ることができる。
次に、フォトレジスト層１３を形成した後、第２図（Ｂ
）に図示したような接続窓パターンを形成し、そのパー
タンに従って中間層１２と平坦化層１１とをエツチング
すると、第２図（Ｃ）に図示したようになる。平坦化層
１１と中間層１２とフォトレジスト層１３とをマスクと
して使用し、第２図（Ｄ）に図示するように、絶縁層６
中の接続窓部分をエツチングし、そしてフォトレジスト
層１３を適切な厚さにエツチングする。
）に図示したような接続窓パターンを形成し、そのパー
タンに従って中間層１２と平坦化層１１とをエツチング
すると、第２図（Ｃ）に図示したようになる。平坦化層
１１と中間層１２とフォトレジスト層１３とをマスクと
して使用し、第２図（Ｄ）に図示するように、絶縁層６
中の接続窓部分をエツチングし、そしてフォトレジスト
層１３を適切な厚さにエツチングする。
ここで、フォトレジスト層１３を残す理由は、平坦化層
１１と中間層１２とをエツチングした後にもフォトレジ
スト層１３が残っていることによって平坦化層１２上に
再びフォトレジスト層を形成する必要がなくなり、そし
て中間層１２をオーバハングとして利用することによっ
て優れた選択性を得ることができるからである。即ち、
第２図（Ｄ）以後にも平坦化層１１は、同一の厚さを継
続して維持し、もって均一な接続窓パターンと接続窓と
を形成し、そしてきれいな接続窓充填を行うことができ
る。
１１と中間層１２とをエツチングした後にもフォトレジ
スト層１３が残っていることによって平坦化層１２上に
再びフォトレジスト層を形成する必要がなくなり、そし
て中間層１２をオーバハングとして利用することによっ
て優れた選択性を得ることができるからである。即ち、
第２図（Ｄ）以後にも平坦化層１１は、同一の厚さを継
続して維持し、もって均一な接続窓パターンと接続窓と
を形成し、そしてきれいな接続窓充填を行うことができ
る。
従って、その工程の間、フォトレジスト＠１３を残すこ
とによって新しいフォトレジスト層を形成する必要がな
く、それによって自己整合接続窓充填工程が得られ、誤
整ぎ問題が解決される。また、フォトレジスト層１３を
適切な厚さだけエツチングする理由は、第２図（Ｅ）に
図示したように、反応性イオンエツチング工程を使用し
て平坦化層１１の所望のアンダカットを形成するためで
ある。
とによって新しいフォトレジスト層を形成する必要がな
く、それによって自己整合接続窓充填工程が得られ、誤
整ぎ問題が解決される。また、フォトレジスト層１３を
適切な厚さだけエツチングする理由は、第２図（Ｅ）に
図示したように、反応性イオンエツチング工程を使用し
て平坦化層１１の所望のアンダカットを形成するためで
ある。
絶縁層６中の接続窓部分をエツチングした後、反応性イ
オンエツチング工程を使用して平坦化層１１のアンダカ
ットを実行し、フォトレジスト層１３を除去すると第２
図（Ｅ）のようになる。ここで、中間層１２はアンダカ
ットされた平坦化層１１に対するオーバハングとして作
用する。従って、第２図（Ｆ＞に図示したように、金属
１４を付着させた後にリフトオフ工程によって平坦化層
１１と中間層１２と中間層上の金属１４とを除去する際
、第２図（Ｇ）における絶縁層６上の接続窓に隣接した
部分から金属が完全には除去されないで残るという現象
を除去することができるので優れた選択性を得ることが
できる。
オンエツチング工程を使用して平坦化層１１のアンダカ
ットを実行し、フォトレジスト層１３を除去すると第２
図（Ｅ）のようになる。ここで、中間層１２はアンダカ
ットされた平坦化層１１に対するオーバハングとして作
用する。従って、第２図（Ｆ＞に図示したように、金属
１４を付着させた後にリフトオフ工程によって平坦化層
１１と中間層１２と中間層上の金属１４とを除去する際
、第２図（Ｇ）における絶縁層６上の接続窓に隣接した
部分から金属が完全には除去されないで残るという現象
を除去することができるので優れた選択性を得ることが
できる。
第２図（Ｆ）に図示した次の工程において、接続窓及び
中間層１２上に金属１４を多重に付着させた後、平坦化
層１１と中間層１２と中間層上の金属１４とをリフトオ
フ工程で除去すると、第２図（Ｇ）のようになる。この
パターン上に金属１５を付着させると、第２図（Ｈ）に
図示したように優れた接続が形成される。
中間層１２上に金属１４を多重に付着させた後、平坦化
層１１と中間層１２と中間層上の金属１４とをリフトオ
フ工程で除去すると、第２図（Ｇ）のようになる。この
パターン上に金属１５を付着させると、第２図（Ｈ）に
図示したように優れた接続が形成される。
ここで、従来では接続窓と絶縁層６における金属付着を
同時に行うが（第１図（Ｃ）参照）、本発明では接続窓
中に予め金属を付着させた後、（第２図（Ｇ）参照）、
再び金属を付着させることにより（第２図（Ｈ）参照）
、切断現象の防止及び均一な接続がなされ得る。
同時に行うが（第１図（Ｃ）参照）、本発明では接続窓
中に予め金属を付着させた後、（第２図（Ｇ）参照）、
再び金属を付着させることにより（第２図（Ｈ）参照）
、切断現象の防止及び均一な接続がなされ得る。
［発明の効果］
以上のように、本発明によれば、従来技術における問題
点であった接続窓の縦横比の差による金属接続の切断現
象が多層フォトレジスト及び自己整合接続窓充填を用い
たリフトオフ工程を使用することにより、根本的に解決
される。即ち、均一な接続窓パターン及び接続窓を形成
することによって確実な金属間の接続が達成される。従
って、半導体装置の収率及び性能が向上し、且つ製造コ
ストの面でも有利になる。
点であった接続窓の縦横比の差による金属接続の切断現
象が多層フォトレジスト及び自己整合接続窓充填を用い
たリフトオフ工程を使用することにより、根本的に解決
される。即ち、均一な接続窓パターン及び接続窓を形成
することによって確実な金属間の接続が達成される。従
って、半導体装置の収率及び性能が向上し、且つ製造コ
ストの面でも有利になる。
本発明に従って接続窓だけに予め金属を充填し、その後
、再び金属を付着させることによって金属の切断現象を
根本的に解決し、且つ金属と金属との間の均一な接続を
維持する方法は、上記実施例だけに限定さるものではな
い。
、再び金属を付着させることによって金属の切断現象を
根本的に解決し、且つ金属と金属との間の均一な接続を
維持する方法は、上記実施例だけに限定さるものではな
い。
例えば、本発明では、階段状部分を有する絶縁層に接続
窓を形成する前に平坦化層及び中間層を付着させて均一
な接続窓を形成し、もって金属を接続する。しかしなが
ら、階段状部分を有する絶縁層を平坦化させずに形成さ
れた接続窓と絶縁層の上に同時に金属を付着させる従来
の方法に本発明による金属の付着方法を適用することが
できるということが、当業者には理解されよう。
窓を形成する前に平坦化層及び中間層を付着させて均一
な接続窓を形成し、もって金属を接続する。しかしなが
ら、階段状部分を有する絶縁層を平坦化させずに形成さ
れた接続窓と絶縁層の上に同時に金属を付着させる従来
の方法に本発明による金属の付着方法を適用することが
できるということが、当業者には理解されよう。
第１図は接続窓を形成して接続する従来の工程を説明す
るための断面図、および 第２図は接続窓を形成して充填する本発明の詳細な説明
するための断面図である。 １．２．３・・・導電層 ４．５．６・・・絶縁層 ７．１３・・・フォトレジスト層 １１・・・平坦化層 １２・・・中間層 ８．１４．１５・・・金属 ＦＩＧ 、１ Ｗ１Ｗ２ Ｗ３ μｍ−ドーー −−Ｈ ＦＩＧ、２ ←９←
るための断面図、および 第２図は接続窓を形成して充填する本発明の詳細な説明
するための断面図である。 １．２．３・・・導電層 ４．５．６・・・絶縁層 ７．１３・・・フォトレジスト層 １１・・・平坦化層 １２・・・中間層 ８．１４．１５・・・金属 ＦＩＧ 、１ Ｗ１Ｗ２ Ｗ３ μｍ−ドーー −−Ｈ ＦＩＧ、２ ←９←
Claims (3)
- （１）接続窓を充填して接続する方法であって、階段状
部分が形成されている絶縁層の上に平坦化層及び中間層
を形成する工程と、 前記中間層の上にフォトレジストを用いて接続窓のパタ
ーンを形成する工程と、 前記接続窓のパターンに従って前記中間層と前記平坦化
層とをエッチングする工程と、 前記平坦化層と前記中間層と前記フォトレジスト層とを
マスクとして使用して前記絶縁層中に接続窓の部分をエ
ッチングする工程と、 前記フォトレジスト層を一定の厚さだけ除去する工程と
、 一部が除去された前記フォトレジスタ層をマスクとして
使用して前記平坦化層をアンダカットした後、前記一部
が除去されたフォトレジスト層を除去する工程と、 前記接続窓及び前記中間層の上に金属を多重に付着させ
る工程と、 前記平坦化層と前記中間層と前記中間層上の前記金属と
をソフトオフ方法で除去する工程と、前記絶縁層の上と
金属が充填されている前記接続窓の上とに金属を付着さ
せて前記接続窓と付着させられた前記金属とを接続する
工程と、 を具備する方法。 - （２）階段状部分が形成されている絶縁層の上に、前記
絶縁層を除去する前に平坦化層及び中間層を形成するこ
とによって前記中間層の上に均一なマスクパターンを形
成し、もって均一な接続窓のパターン及び接続窓を形成
する請求項１記載の方法。 - （３）前記フォトレジスト層を、前記中間層と前記平坦
化層と前記絶縁層とを除去する工程の間、継続して維持
させることによって自己整合接続窓充填工程を用いる請
求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR88-9156 | 1988-07-21 | ||
| KR1019880009156A KR910006744B1 (ko) | 1988-07-21 | 1988-07-21 | 접속창 채움방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247834A true JPH0247834A (ja) | 1990-02-16 |
Family
ID=19276284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1107964A Pending JPH0247834A (ja) | 1988-07-21 | 1989-04-28 | 接続窓を充填して接続する方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0247834A (ja) |
| KR (1) | KR910006744B1 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633437A (ja) * | 1986-06-23 | 1988-01-08 | Sony Corp | 半導体装置の製造方法 |
| JPS6390838A (ja) * | 1986-09-30 | 1988-04-21 | ナームローゼ フェンノートチャップ フィリップス グロエイラムペンファブリーケン | 電気的相互接続部の製造方法 |
-
1988
- 1988-07-21 KR KR1019880009156A patent/KR910006744B1/ko not_active Expired
-
1989
- 1989-04-28 JP JP1107964A patent/JPH0247834A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633437A (ja) * | 1986-06-23 | 1988-01-08 | Sony Corp | 半導体装置の製造方法 |
| JPS6390838A (ja) * | 1986-09-30 | 1988-04-21 | ナームローゼ フェンノートチャップ フィリップス グロエイラムペンファブリーケン | 電気的相互接続部の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002418A (ko) | 1990-02-28 |
| KR910006744B1 (ko) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1082370A (en) | Integrated fabrication method of forming connectors through insulative layers | |
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| KR0167889B1 (ko) | 반도체 소자의 비아홀의 형성방법 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH05243193A (ja) | 半導体集積回路における内部接点を露出させる複数のコンタクトホールを形成する方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JPH0247834A (ja) | 接続窓を充填して接続する方法 | |
| KR100187677B1 (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR910006745B1 (ko) | 리프트오프 공정을 사용한 접속창 채움방법 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPH0587973B2 (ja) | ||
| KR960006694B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100212496B1 (ko) | 플립칩용 반도체 장치의 제조방법 | |
| KR100316181B1 (ko) | 텅스텐플러그형성방법 | |
| JP2727587B2 (ja) | 多層配線法 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR920007823B1 (ko) | 다층금속 박막사이의 산화막 평탄화방법 | |
| KR960014459B1 (ko) | 다층배선 형성방법 | |
| JPS6362104B2 (ja) | ||
| KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 |