JPH0247883B2 - - Google Patents
Info
- Publication number
- JPH0247883B2 JPH0247883B2 JP59042755A JP4275584A JPH0247883B2 JP H0247883 B2 JPH0247883 B2 JP H0247883B2 JP 59042755 A JP59042755 A JP 59042755A JP 4275584 A JP4275584 A JP 4275584A JP H0247883 B2 JPH0247883 B2 JP H0247883B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- terminal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 14
- 101710084464 Purine nucleoside phosphorylase DeoD-type 2 Proteins 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 15
- 238000003199 nucleic acid amplification method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0283—Reducing the number of DC-current paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、高入力インピーダンスを必要と
し、しかも直流オフセツト電圧の非常に少ない差
動増幅器に関する。
し、しかも直流オフセツト電圧の非常に少ない差
動増幅器に関する。
従来、差動増幅器としては、第１図に示すよう
に、差動トランジスタ１，２の各々に同一の電流
を流すべく、カレントミラー回路（トランジスタ
３，４にて構成）を負荷にもつているか、あるい
は第２図に示すように、第１図の差動トランジス
タ１，２の代りにダーリントン構成の複合トラン
ジスタ１１，１２を各々使用し、高入力インピー
ダンスを必要とするものに用いられている。
に、差動トランジスタ１，２の各々に同一の電流
を流すべく、カレントミラー回路（トランジスタ
３，４にて構成）を負荷にもつているか、あるい
は第２図に示すように、第１図の差動トランジス
タ１，２の代りにダーリントン構成の複合トラン
ジスタ１１，１２を各々使用し、高入力インピー
ダンスを必要とするものに用いられている。
しかし、バイポーラモノリシツク集積回路にお
いて、IC製造上、量産に適した製造プロセスを
使用する必要があり、PNP形トランジスタとし
て、横型PNPトランジスタを使用している場合
が多い。このため、PNP形トランジスタは電流
増幅率が低く、回路設計に際して苦慮している。
いて、IC製造上、量産に適した製造プロセスを
使用する必要があり、PNP形トランジスタとし
て、横型PNPトランジスタを使用している場合
が多い。このため、PNP形トランジスタは電流
増幅率が低く、回路設計に際して苦慮している。
したがつて、PNP形トランジスタを用いた第
１図の回路は、低電圧用の回路として使用可能で
あるが、差動トランジスタ１，２の電流増幅率が
低い場合、トランジスタ１，２のベース電流が無
視できなくなる。このため、直流オフセツトが少
なく、しかも高入力インピーダンスの回路を作る
ためには、差動トランジスタ１，２に流れるエミ
ツタ電流を小さく抑える必要が生じ、定電流源５
の電流値を小さくしなければならない。この結
果、この微少な定電流を作るための回路が別に必
要となり、回路が複雑になる。また、バイポー
ラ・モノリシツク集積回路ではチツプの増大によ
り、コストアツプになり、IC設計が煩雑となる。
１図の回路は、低電圧用の回路として使用可能で
あるが、差動トランジスタ１，２の電流増幅率が
低い場合、トランジスタ１，２のベース電流が無
視できなくなる。このため、直流オフセツトが少
なく、しかも高入力インピーダンスの回路を作る
ためには、差動トランジスタ１，２に流れるエミ
ツタ電流を小さく抑える必要が生じ、定電流源５
の電流値を小さくしなければならない。この結
果、この微少な定電流を作るための回路が別に必
要となり、回路が複雑になる。また、バイポー
ラ・モノリシツク集積回路ではチツプの増大によ
り、コストアツプになり、IC設計が煩雑となる。
また、例えば第２図の回路では、複合差動トラ
ンジスタ１１，１２を用いているため、これらの
トランジスタ１１，１２のベース電流が無視でき
るくらい小さくすることができ、しかも高入力イ
ンピーダンスの回路を作ることができる。しか
し、複合トランジスタの等価的ベース・エミツタ
電圧が第１図と比較して２倍となるため、低電圧
動作用の差動増幅器としては適していない。特
に、電源電圧が0.9〔Ｖ〕時でも動作可能な回路に
は適していない。
ンジスタ１１，１２を用いているため、これらの
トランジスタ１１，１２のベース電流が無視でき
るくらい小さくすることができ、しかも高入力イ
ンピーダンスの回路を作ることができる。しか
し、複合トランジスタの等価的ベース・エミツタ
電圧が第１図と比較して２倍となるため、低電圧
動作用の差動増幅器としては適していない。特
に、電源電圧が0.9〔Ｖ〕時でも動作可能な回路に
は適していない。
この発明は上記事情に鑑みてなされたもので、
その目的とするところは、低電圧動作が可能で、
特に電源電圧が0.9ボルトでも動作可能であり、
かつ簡単な回路構成で、直流オフセツトが少な
く、高入力インピーダンスの差動増幅器を提供す
ることにある。
その目的とするところは、低電圧動作が可能で、
特に電源電圧が0.9ボルトでも動作可能であり、
かつ簡単な回路構成で、直流オフセツトが少な
く、高入力インピーダンスの差動増幅器を提供す
ることにある。
この発明は、一方の差動増幅端子がベースに接
続されている第１のトランジスタのコレクタ側に
第１のトランジスタと逆極性の第３のトランジス
タのベースを接続し、他方の差動増幅端子がベー
スに接続されている第１のトランジスタと同極性
の第２のトランジスタのコレクタ側に第３のトラ
ンジスタと同極性の第４のトランジスタのベース
を接続し、第１、第２のトランジスタのエミツタ
と第３のトランジスタのコレクタとを共通に第１
の電流源を介して第１の電源端子に接続し、上記
第３、第４のトランジスタのエミツタを共通に第
２の電源端子に接続し、上記第４のトランジスタ
のコレクタを差動出力端子に接続するとともに、
第２の電流源を介して上記第１の電源端子に接続
するようにしたものである。
続されている第１のトランジスタのコレクタ側に
第１のトランジスタと逆極性の第３のトランジス
タのベースを接続し、他方の差動増幅端子がベー
スに接続されている第１のトランジスタと同極性
の第２のトランジスタのコレクタ側に第３のトラ
ンジスタと同極性の第４のトランジスタのベース
を接続し、第１、第２のトランジスタのエミツタ
と第３のトランジスタのコレクタとを共通に第１
の電流源を介して第１の電源端子に接続し、上記
第３、第４のトランジスタのエミツタを共通に第
２の電源端子に接続し、上記第４のトランジスタ
のコレクタを差動出力端子に接続するとともに、
第２の電流源を介して上記第１の電源端子に接続
するようにしたものである。
〔発明の実施例〕
以下、この発明の一実施例について、図面を参
照して説明する。
照して説明する。
第３図はこの発明の差動増幅器の基本構成を示
すものである。すなわち、基準電流IOを持つ電流
源２１，２２、同一特性のPNP形トランジスタ
２３，２４および同一特性のNPN形トランジス
タ２５，２６によつて構成されている。上記電流
源２１の一端は電源電圧VCCが印加される端子２
７に接続され、他端にはトランジスタ２３，２４
のエミツタ及びトランジスタ２５のコレクタに接
続されている。上記トランジスタ２３のベースは
反転入力端子としての端子２８に接続され、コレ
クタはトランジスタ２５のベースに接続されてい
る。上記トランジスタ２４のベースは非反転入力
端子としての端子２９に接続され、コレクタはト
ランジスタ２６のベースに接続されている。上記
トランジスタ２５，２６のエミツタは接地用の端
子３０に接続されている。また、上記電流源２２
の一端は上記電源端子２７に接続され、他端は出
力端としての端子３１とともに上記トランジスタ
２６のコレクタに接続されている。
すものである。すなわち、基準電流IOを持つ電流
源２１，２２、同一特性のPNP形トランジスタ
２３，２４および同一特性のNPN形トランジス
タ２５，２６によつて構成されている。上記電流
源２１の一端は電源電圧VCCが印加される端子２
７に接続され、他端にはトランジスタ２３，２４
のエミツタ及びトランジスタ２５のコレクタに接
続されている。上記トランジスタ２３のベースは
反転入力端子としての端子２８に接続され、コレ
クタはトランジスタ２５のベースに接続されてい
る。上記トランジスタ２４のベースは非反転入力
端子としての端子２９に接続され、コレクタはト
ランジスタ２６のベースに接続されている。上記
トランジスタ２５，２６のエミツタは接地用の端
子３０に接続されている。また、上記電流源２２
の一端は上記電源端子２７に接続され、他端は出
力端としての端子３１とともに上記トランジスタ
２６のコレクタに接続されている。
第３図の動作を知るために、第４図に示すよう
に、端子２８を交流的に接地し、端子３１に負荷
抵抗RLを付加し、端子２９に信号電圧Vinを印加
した場合の入力インピーダンスおよびオープンル
ープゲインについて説明する。このとき、トラン
ジスタ２４に信号電流i0（端子２９の電圧が下が
る方向（負側）、すなわちコレクタ側に流れる方
向を正とする）が流れたとする。また、トランジ
スタ２３のベースが接地され、トランジスタ２５
の電流増幅率をβNとし、トランジスタ２３のベー
スよりエミツタ側に流れる信号電流の変化をi1と
し、トランジスタ２５のコレクタ側に流れる信号
電流をi2とすると、各電流i0，i1，i2の関係は次式
のように表わされる。
に、端子２８を交流的に接地し、端子３１に負荷
抵抗RLを付加し、端子２９に信号電圧Vinを印加
した場合の入力インピーダンスおよびオープンル
ープゲインについて説明する。このとき、トラン
ジスタ２４に信号電流i0（端子２９の電圧が下が
る方向（負側）、すなわちコレクタ側に流れる方
向を正とする）が流れたとする。また、トランジ
スタ２３のベースが接地され、トランジスタ２５
の電流増幅率をβNとし、トランジスタ２３のベー
スよりエミツタ側に流れる信号電流の変化をi1と
し、トランジスタ２５のコレクタ側に流れる信号
電流をi2とすると、各電流i0，i1，i2の関係は次式
のように表わされる。
i0＝i1＋i2 ……(1)
また電流i1はトランジスタ２５の電流増幅率βN
により i1＝i2／βN ……(2) となる。
により i1＝i2／βN ……(2) となる。
上記トランジスタ２５，２６の電流増幅率βNは
βN≫１であるので、i2≫i1であり、信号電流i0の
変化がトランジスタ２３よりもトランジスタ２５
側の変化によつて現われるため、次式として近似
することができる。
βN≫１であるので、i2≫i1であり、信号電流i0の
変化がトランジスタ２３よりもトランジスタ２５
側の変化によつて現われるため、次式として近似
することができる。
i1＝i0／βN ……(3)
また、電流源２１，２２は、それぞれトランジ
スタ２５，２６の電流増幅率βNが非常に大きい場
合、電流源２１の電流変化は、トランジスタ２
５，２６のコレクタ電流の変化となつて現われ
る。これにより、トランジスタ２３，２４に流れ
る直流電流IC1，IC2は非常に小さく、次式を満足
する。
スタ２５，２６の電流増幅率βNが非常に大きい場
合、電流源２１の電流変化は、トランジスタ２
５，２６のコレクタ電流の変化となつて現われ
る。これにより、トランジスタ２３，２４に流れ
る直流電流IC1，IC2は非常に小さく、次式を満足
する。
IC＝IC1＝IC2＝IO／βN ……(4)
したがつて、トランジスタ２３，２４の小信号
エミツタ抵抗re1，re2は次式で表わされる。
エミツタ抵抗re1，re2は次式で表わされる。
re＝re1＝re2＝2VT／IC ……(5)
（VT：熱電圧）
また、入力信号電圧υioと信号電流i0との間には
次式の関係が成立する： Vin＝i1×re1＋i0×re2 ……(6) 上記式、(5)式および(6)式により υio＝（１＋１／βN）i0×2VT／ICi0×2VT／IC…
…(7) この(7)式により、入力インピーダンスはトラン
ジスタ２４の電流増幅率をβPとすると、コレクタ
に流れる信号電流の変化はi0であるので、トラン
ジスタ２４のベースに現われる信号電流ibの変化
は ib＝i0／βP ……(8) となる。
次式の関係が成立する： Vin＝i1×re1＋i0×re2 ……(6) 上記式、(5)式および(6)式により υio＝（１＋１／βN）i0×2VT／ICi0×2VT／IC…
…(7) この(7)式により、入力インピーダンスはトラン
ジスタ２４の電流増幅率をβPとすると、コレクタ
に流れる信号電流の変化はi0であるので、トラン
ジスタ２４のベースに現われる信号電流ibの変化
は ib＝i0／βP ……(8) となる。
上記(4)式、(7)式、(8)式により入力インピーダン
スRioは、 Rio＝υio／ib＝ｉ／／0×2VT／IC／ｉ／／O
／BP＝βP・2VT／IC＝βP・βN・2VT／IO……(9) となる。
スRioは、 Rio＝υio／ib＝ｉ／／0×2VT／IC／ｉ／／O
／BP＝βP・2VT／IC＝βP・βN・2VT／IO……(9) となる。
また、トランジスタ２４の信号電流の変化はi0
であり、トランジスタ２６の電流増幅率はβNであ
り、またトランジスタ２６がエミツタ接地増幅器
として働くことにより、トランジスタ２６のコレ
クタに流れる電流の変化はi0βNとなり、この信号
電流i0βNは負荷RLよりトランジスタのコレクタに
流れるようになつている。これにより、出力端子
３１の出力信号電圧υputは υput＝i0βN×RL ……(10) となり、交流接地点に対して負側に現われる。こ
のとき、入力信号電圧υioも負側としているので、
端子２９に印加された信号電圧は端子３１に同相
で現われることになる。
であり、トランジスタ２６の電流増幅率はβNであ
り、またトランジスタ２６がエミツタ接地増幅器
として働くことにより、トランジスタ２６のコレ
クタに流れる電流の変化はi0βNとなり、この信号
電流i0βNは負荷RLよりトランジスタのコレクタに
流れるようになつている。これにより、出力端子
３１の出力信号電圧υputは υput＝i0βN×RL ……(10) となり、交流接地点に対して負側に現われる。こ
のとき、入力信号電圧υioも負側としているので、
端子２９に印加された信号電圧は端子３１に同相
で現われることになる。
これにより、(4)式、(7)式、(10)式を用いて電圧ゲ
イン（この場合はオープンループゲイン）A〓pを
求めると A〓p＝υput／υio＝ｉ／／0βNRL／ｉ／／0
2VT／IC＝βN・IC・RL／2VT＝IORL／2VT……(11) としてIOの関数で表わされる。
イン（この場合はオープンループゲイン）A〓pを
求めると A〓p＝υput／υio＝ｉ／／0βNRL／ｉ／／0
2VT／IC＝βN・IC・RL／2VT＝IORL／2VT……(11) としてIOの関数で表わされる。
したがつて、トランジスタ２３，２４の直流電
流IC1，IC2を小さくすることにより入力インピー
ダンスRinを上げることができる。つまり、高イ
ンピーダンスにすることができ、しかもトランジ
スタ２３，２４のベース電流も小さくすることが
できる。また、オープンループゲインは(11)式で表
わされるとおりあまり大きくないが、無帰還状態
で差動トランジスタのVBEをそろえるように設計
されているので、DCオフセツトが無い。
流IC1，IC2を小さくすることにより入力インピー
ダンスRinを上げることができる。つまり、高イ
ンピーダンスにすることができ、しかもトランジ
スタ２３，２４のベース電流も小さくすることが
できる。また、オープンループゲインは(11)式で表
わされるとおりあまり大きくないが、無帰還状態
で差動トランジスタのVBEをそろえるように設計
されているので、DCオフセツトが無い。
つまり入力信号電圧υinと出力信号電圧υoutで
DCオフセツトがない。
DCオフセツトがない。
このように、微少な定電流を作るための回路が
不要で、しかも第２図の如き複合トランジスタを
用いることなく、高入力インピーダンスで直流オ
フセツト電圧の非常に少ない簡単な構成の回路と
することができる。
不要で、しかも第２図の如き複合トランジスタを
用いることなく、高入力インピーダンスで直流オ
フセツト電圧の非常に少ない簡単な構成の回路と
することができる。
第５図は第３図の差動増幅器を電圧利得１のボ
ルテージフオロアに用いた例を示すものである。
この場合、端子２８と端子３１とが接続され、端
子２９と端子３０との間にはバイアス電圧用の直
流電源VBとトランジスタ２４をバイアスするた
めのバイアス用抵抗Rinとからなる直列回路と、
カツプリングコンデンサＣと信号電圧を与えるた
めの信号電圧源υinからなる直列回路が並列に接
続されている。また、トランジスタ２５，２６の
ベース−コレクタ間にそれぞれ安定用のコンデン
サC1，C2が接続されている。
ルテージフオロアに用いた例を示すものである。
この場合、端子２８と端子３１とが接続され、端
子２９と端子３０との間にはバイアス電圧用の直
流電源VBとトランジスタ２４をバイアスするた
めのバイアス用抵抗Rinとからなる直列回路と、
カツプリングコンデンサＣと信号電圧を与えるた
めの信号電圧源υinからなる直列回路が並列に接
続されている。また、トランジスタ２５，２６の
ベース−コレクタ間にそれぞれ安定用のコンデン
サC1，C2が接続されている。
また、第３図の差動増幅器で用いたトランジス
タ２５，２６を複合トランジスタに変更すること
により、電流増幅器を可変することができるよう
になつている。
タ２５，２６を複合トランジスタに変更すること
により、電流増幅器を可変することができるよう
になつている。
上記複合トランジスタについて第６図ａからｄ
を用いて説明する。すなわち、第６図ａはNPN
形の単一トランジスタQ1を示し、同図ｂはトラ
ンジスタQ1，Q2のエミツタ面積比、およびカレ
ントミラーの原理により電流増幅率ｎの単一トラ
ンジスタと見なすことができる。また、第６図
ｃ，ｄも同図ｂと同様に、カレントミラーの原理
により一定の電流増幅率を持つた単一トランジス
タと見なすことができる。すなわち、第６図ｃの
電流増幅率はトランジスタQ2を流れるコレクタ
電流と端子Ｂを流れる電流との比で決定され、同
図ｄの場合は同図ｃのトランジスタQ1が無い場
合と見なすことができる。
を用いて説明する。すなわち、第６図ａはNPN
形の単一トランジスタQ1を示し、同図ｂはトラ
ンジスタQ1，Q2のエミツタ面積比、およびカレ
ントミラーの原理により電流増幅率ｎの単一トラ
ンジスタと見なすことができる。また、第６図
ｃ，ｄも同図ｂと同様に、カレントミラーの原理
により一定の電流増幅率を持つた単一トランジス
タと見なすことができる。すなわち、第６図ｃの
電流増幅率はトランジスタQ2を流れるコレクタ
電流と端子Ｂを流れる電流との比で決定され、同
図ｄの場合は同図ｃのトランジスタQ1が無い場
合と見なすことができる。
第７図は第３図の差動増幅器をボルテージフオ
ロアに用い、トランジスタ２５を第６図ｂに示す
複合トランジスタ４１に変更し、トランジスタ２
６を第６図ｃに示す複合トランジスタ４２に変更
し、電流増幅率を変更したものである。
ロアに用い、トランジスタ２５を第６図ｂに示す
複合トランジスタ４１に変更し、トランジスタ２
６を第６図ｃに示す複合トランジスタ４２に変更
し、電流増幅率を変更したものである。
第８図は第３図の差動増幅器において、電流源
２２を変形構成したものであり、NPN形トラン
ジスタ５１および複合トランジスタ５２により電
流供給されている。（動作は第３図の説明と同様
であるので省略） 第９図は第５図の差動増幅器において、電流源
２２を変形構成したものであり、NPN形トラン
ジスタ６１およびカレントミラー比（１対４）を
もつ複合トランジスタ６２により電流供給されて
いる。
２２を変形構成したものであり、NPN形トラン
ジスタ５１および複合トランジスタ５２により電
流供給されている。（動作は第３図の説明と同様
であるので省略） 第９図は第５図の差動増幅器において、電流源
２２を変形構成したものであり、NPN形トラン
ジスタ６１およびカレントミラー比（１対４）を
もつ複合トランジスタ６２により電流供給されて
いる。
この場合、トランジスタ２４がトランジスタ２
３の２倍になつているのは、単一トランジスタ当
りの直流電流、すなわちトランジスタのエミツタ
に流れる電流密度を同一にし、トランジスタ２３
のベース・エミツタ電圧VBE1とトランジスタ２４
のベース・エミツタ電圧VBE2を一致させ、精度の
良い、DCオフセツトの無いボルテージフオロア
回路とするためである。すなわち、トランジスタ
のベース・エミツタ間電圧VBEは一般に次式とし
て知られている。
３の２倍になつているのは、単一トランジスタ当
りの直流電流、すなわちトランジスタのエミツタ
に流れる電流密度を同一にし、トランジスタ２３
のベース・エミツタ電圧VBE1とトランジスタ２４
のベース・エミツタ電圧VBE2を一致させ、精度の
良い、DCオフセツトの無いボルテージフオロア
回路とするためである。すなわち、トランジスタ
のベース・エミツタ間電圧VBEは一般に次式とし
て知られている。
VBE＝VT・lnIC／IS
VTは熱電圧であり、Ta＝25℃で約26mV、IC
はトランジスタに流れるコレクタ電流、ISはトラ
ンジスタの飽和電流であり、次式のように考えら
れている。
はトランジスタに流れるコレクタ電流、ISはトラ
ンジスタの飽和電流であり、次式のように考えら
れている。
IS＝JS・Ａ
JSはトランジスタの一定のエミツタ面積を基準
として考えた場合の飽和電流密度であり、Ａはそ
のエミツタ面積に対する面積比である。この結
果、VBEを揃えるために、ICを２倍にすればISつ
まりＡを２倍にする必要がある。
として考えた場合の飽和電流密度であり、Ａはそ
のエミツタ面積に対する面積比である。この結
果、VBEを揃えるために、ICを２倍にすればISつ
まりＡを２倍にする必要がある。
これにより、第９図において、トランジスタ２
３，２４のベース・エミツタ電圧が一致すること
を説明する。
３，２４のベース・エミツタ電圧が一致すること
を説明する。
すなわち、トランジスタ２３，２４の電流増幅
率がある程度あり、トランジスタ２５に印加され
る基準電流IOがトランジスタ２５のコレクタ電流
と見なすことができる。
率がある程度あり、トランジスタ２５に印加され
る基準電流IOがトランジスタ２５のコレクタ電流
と見なすことができる。
又、トランジスタ２５，６１のベース・エミツ
タ電圧が等しいので、トランジスタ６１のコレク
タにもトランジスタ２５のコレクタと同じ直流電
流「IO」が流れ、トランジスタ２３のコレクタ電
流は「2IO／βN」となる。ただし、各NPN形トラン ジスタの電流増幅率を「βN」とする。次に、カレ
ントミラー回路の複合トランジスタ６２により、
トランジスタ２６のコレクタ電流は「4IO」とな
る。これにより、トランジスタ２６のベース電流
はトランジスタ２４のコレクタ電流と一致し、
「4IO／βN」となる。ここに、トランジスタ２４のコ レクタ電流はトランジスタ２３の２倍となる。し
たがつて、トランジスタ２４の大きさはトランジ
スタ２３の２倍であるので、トランジスタ２３，
２４のベース・エミツタ電圧が一致する。
タ電圧が等しいので、トランジスタ６１のコレク
タにもトランジスタ２５のコレクタと同じ直流電
流「IO」が流れ、トランジスタ２３のコレクタ電
流は「2IO／βN」となる。ただし、各NPN形トラン ジスタの電流増幅率を「βN」とする。次に、カレ
ントミラー回路の複合トランジスタ６２により、
トランジスタ２６のコレクタ電流は「4IO」とな
る。これにより、トランジスタ２６のベース電流
はトランジスタ２４のコレクタ電流と一致し、
「4IO／βN」となる。ここに、トランジスタ２４のコ レクタ電流はトランジスタ２３の２倍となる。し
たがつて、トランジスタ２４の大きさはトランジ
スタ２３の２倍であるので、トランジスタ２３，
２４のベース・エミツタ電圧が一致する。
以上詳述したようにこの発明によれば、低電圧
動作が可能で、特に電源電圧が0.9ボルトでも動
作可能であり、直流オフセツトが少なく、高入力
インピーダンスの差動増幅器を提供できる。
動作が可能で、特に電源電圧が0.9ボルトでも動
作可能であり、直流オフセツトが少なく、高入力
インピーダンスの差動増幅器を提供できる。
第１図および第２図は従来の差動増幅器の構成
を示す回路図、第３図から第９図はこの発明の一
実施例を示すもので、第３図は基本構成を示す回
路図、第４図は第３図の回路動作を説明するため
の回路図、第５図は第３図の応用例を説明するた
めのボルテージフオロア回路を示す図、第６図は
複合トランジスタを説明するための回路図、第７
図は第５図に複合トランジスタを用いた例を示す
回路図、第８図は第３図の電流源２２を省略した
場合の例を示す回路図、第９図は第８図の応用例
を説明するためのボルテージフオロア回路を示す
図である。 ２１……電流源（第１の電流源）、２２……電
流源（第２の電流源）、２３……PNP形トランジ
スタ（第１のトランジスタ）、２４……PNP形ト
ランジスタ（第２のトランジスタ）、２５……
NPN形トランジスタ（第３のトランジスタ）、２
６……NPN形トランジスタ、２７……端子（第
１の電源端子）、２８，２９……端子（差動入力
端子）、３０……端子（第２の電源端子）、３１…
…端子（差動出力端子）。
を示す回路図、第３図から第９図はこの発明の一
実施例を示すもので、第３図は基本構成を示す回
路図、第４図は第３図の回路動作を説明するため
の回路図、第５図は第３図の応用例を説明するた
めのボルテージフオロア回路を示す図、第６図は
複合トランジスタを説明するための回路図、第７
図は第５図に複合トランジスタを用いた例を示す
回路図、第８図は第３図の電流源２２を省略した
場合の例を示す回路図、第９図は第８図の応用例
を説明するためのボルテージフオロア回路を示す
図である。 ２１……電流源（第１の電流源）、２２……電
流源（第２の電流源）、２３……PNP形トランジ
スタ（第１のトランジスタ）、２４……PNP形ト
ランジスタ（第２のトランジスタ）、２５……
NPN形トランジスタ（第３のトランジスタ）、２
６……NPN形トランジスタ、２７……端子（第
１の電源端子）、２８，２９……端子（差動入力
端子）、３０……端子（第２の電源端子）、３１…
…端子（差動出力端子）。
Claims (1)
- 【特許請求の範囲】 １ ベースが一方の差動入力端子２８に接続さ
れ、エミツタが第１の電流源２１を介して第１の
電源端子２７に接続される第１のトランジスタ２
３と、前記第１のトランジスタと同極性で、ベー
スが他方の差動入力端子２９に接続され、エミツ
タが前記第１のトランジスタのエミツタと共通に
前記第１の電流源を介して前記第１の電源端子に
接続される第２のトランジスタ２４と、前記第１
及び第２のトランジスタと逆極性で、ベースが前
記第１のトランジスタのコレクタに接続され、コ
レクタが前記第１及び第２のトランジスタのエミ
ツタと共通に前記第１の電流源を介して前記第１
の電源端子に接続され、エミツタが第２の電源端
子３０に接続される第３のトランジスタ２５と、
前記第３のトランジスタと同極性で、ベースが前
記第２のトランジスタのコレクタに接続され、コ
レクタが差動出力端子３１に接続されるととも
に、第２の電流源を介して前記第１の電源端子に
接続され、エミツタが前記第３のトランジスタの
エミツタと共通に前記第２の電源端子に接続され
る第４のトランジスタ２６とを具備することを特
徴とする差動増幅器。 ２ 前記第１及び第２のトランジスタは、PNP
型トランジスタであり、前記第３及び第４のトラ
ンジスタは、NPN型トランジスタであることを
特徴とする特許請求の範囲第１項記載の差動増幅
器。 ３ 前記第３及び第４のトランジスタは、複合ト
ランジスタにより構成されることを特徴とする特
許請求の範囲第１項記載の差動増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042755A JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
| KR1019850000764A KR890004771B1 (ko) | 1984-03-06 | 1985-02-07 | 차동 증폭기 |
| US06/708,523 US4590435A (en) | 1984-03-06 | 1985-03-05 | High input impedance differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042755A JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60187112A JPS60187112A (ja) | 1985-09-24 |
| JPH0247883B2 true JPH0247883B2 (ja) | 1990-10-23 |
Family
ID=12644813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59042755A Granted JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4590435A (ja) |
| JP (1) | JPS60187112A (ja) |
| KR (1) | KR890004771B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2509463Y2 (ja) * | 1986-04-15 | 1996-09-04 | 三洋電機株式会社 | 差動増幅回路 |
| US5510745A (en) * | 1987-07-29 | 1996-04-23 | Fujitsu Limited | High-speed electronic circuit having a cascode configuration |
| JPH0770935B2 (ja) * | 1989-10-06 | 1995-07-31 | 株式会社東芝 | 差動電流増幅回路 |
| EP0608938A1 (fr) * | 1993-01-27 | 1994-08-03 | Philips Composants | Amplificateur à étage différentiel d'entrée et capacité de stabilisation intégrée |
| DE4311411A1 (de) * | 1993-04-07 | 1994-10-13 | Philips Patentverwaltung | Verstärkeranordnung |
| WO2001073944A1 (en) * | 2000-03-31 | 2001-10-04 | Stmicroelectronics Asia Pacific Pte Ltd | Bipolar input stage circuit |
| US6549072B1 (en) * | 2002-01-16 | 2003-04-15 | Medtronic, Inc. | Operational amplifier having improved input offset performance |
| JP2013211618A (ja) * | 2012-03-30 | 2013-10-10 | Nippon Telegr & Teleph Corp <Ntt> | 複合トランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010954A (ja) * | 1974-04-16 | 1975-02-04 | ||
| US3946325A (en) * | 1974-07-05 | 1976-03-23 | Rca Corporation | Transistor amplifier |
| US4232271A (en) * | 1979-02-05 | 1980-11-04 | National Semiconductor Corporation | Instrumentation amplifier with extended common mode range |
-
1984
- 1984-03-06 JP JP59042755A patent/JPS60187112A/ja active Granted
-
1985
- 1985-02-07 KR KR1019850000764A patent/KR890004771B1/ko not_active Expired
- 1985-03-05 US US06/708,523 patent/US4590435A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4590435A (en) | 1986-05-20 |
| KR850008253A (ko) | 1985-12-13 |
| KR890004771B1 (ko) | 1989-11-25 |
| JPS60187112A (ja) | 1985-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456887A (en) | Differential amplifier | |
| US4626770A (en) | NPN band gap voltage reference | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS5995621A (ja) | 基準電圧回路 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US4558287A (en) | Signal processing circuit | |
| US4516081A (en) | Voltage controlled variable gain circuit | |
| US4647841A (en) | Low voltage, high precision current source | |
| JPH0247883B2 (ja) | ||
| US4928073A (en) | DC amplifier | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US5144169A (en) | Operational amplifier circuit | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0115224Y2 (ja) | ||
| JP3809716B2 (ja) | 電圧−電流変換回路 | |
| JPH01314410A (ja) | 利得可変増幅器 | |
| JPH0487407A (ja) | バッファ回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS62291210A (ja) | カレントミラ−回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS63173107A (ja) | 定電流回路 |