JPH0247892B2 - - Google Patents
Info
- Publication number
- JPH0247892B2 JPH0247892B2 JP57011599A JP1159982A JPH0247892B2 JP H0247892 B2 JPH0247892 B2 JP H0247892B2 JP 57011599 A JP57011599 A JP 57011599A JP 1159982 A JP1159982 A JP 1159982A JP H0247892 B2 JPH0247892 B2 JP H0247892B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- time constant
- types
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は１つの時定数回路から幅の異なる２種
のパルス信号を発生する回路に於けるパルスの切
換り時の動作に関する。
のパルス信号を発生する回路に於けるパルスの切
換り時の動作に関する。
従来回路の例を第１図に示す。この図の回路は
第３図ａの様な動作である。すなわち、トリガ入
力としてａに示す様な負の信号が加えられると、
トランジスタ１３，１４が導通１、ｂ点は急激に
立ち上がる。トリガ入力がなくなるとトランジス
タ１３，１４は非導通となりｂ点の電位はコンデ
ンサ１２と、主に抵抗１１との時定数で下がる第
３図ａの波形、ｂの出力が得られる。２つのスレ
ツシユホールド電圧として第１図の１をVTH1、２
をVTH2、とし、トランジスタ４，５と６，７によ
つてｂ点の電位と比較することにより第３図ａの
波形ｅ及びｆの様な、開始がほぼ等しく、終了が
異なる２種のパルスを得ることが出来る。しかし
ながら、２種のパルスの幅の差を大きくする必要
がある場合には、波形ｂの時定数曲線の変化率の
違いから、２種のパルスの、特に終了時の切換り
時間に大きな差が現われる欠点が生じる。
第３図ａの様な動作である。すなわち、トリガ入
力としてａに示す様な負の信号が加えられると、
トランジスタ１３，１４が導通１、ｂ点は急激に
立ち上がる。トリガ入力がなくなるとトランジス
タ１３，１４は非導通となりｂ点の電位はコンデ
ンサ１２と、主に抵抗１１との時定数で下がる第
３図ａの波形、ｂの出力が得られる。２つのスレ
ツシユホールド電圧として第１図の１をVTH1、２
をVTH2、とし、トランジスタ４，５と６，７によ
つてｂ点の電位と比較することにより第３図ａの
波形ｅ及びｆの様な、開始がほぼ等しく、終了が
異なる２種のパルスを得ることが出来る。しかし
ながら、２種のパルスの幅の差を大きくする必要
がある場合には、波形ｂの時定数曲線の変化率の
違いから、２種のパルスの、特に終了時の切換り
時間に大きな差が現われる欠点が生じる。
本発明の目的は、前記２種の幅の異なるパルス
の終了時の切換り時間の差を縮めること。特に幅
の広い方のパルスの終了時の切換り時間を充分に
小さくすることを目的とする。
の終了時の切換り時間の差を縮めること。特に幅
の広い方のパルスの終了時の切換り時間を充分に
小さくすることを目的とする。
そこで、幅の広いパルスの終了の直前に、第１
図の容量１２にたくわえられた電荷を急速に放電
させる回路を設け、同図ｂ点の電位を急速に下げ
ることにより、幅の広いパルスを終了させること
にした。この結果、幅の広い方のパルスの切換り
時間を充分小さくすることが可能となつた。
図の容量１２にたくわえられた電荷を急速に放電
させる回路を設け、同図ｂ点の電位を急速に下げ
ることにより、幅の広いパルスを終了させること
にした。この結果、幅の広い方のパルスの切換り
時間を充分小さくすることが可能となつた。
以下、本発明の実施例を第２図により説明す
る。本発明の実施の為に追加された部分は第２図
の破線内の部分である。この部分に於いて、トラ
ンジスタ２０がONすることによりb′点の電位を
急速に下げることができる。同トランジスタの駆
動は、幅の広いパルスの発生部分の基準電圧１０
よりやや高い基準電圧１５とb′点の電圧とを比較
するトランジスタ１７，１８の出力h′である。
る。本発明の実施の為に追加された部分は第２図
の破線内の部分である。この部分に於いて、トラ
ンジスタ２０がONすることによりb′点の電位を
急速に下げることができる。同トランジスタの駆
動は、幅の広いパルスの発生部分の基準電圧１０
よりやや高い基準電圧１５とb′点の電圧とを比較
するトランジスタ１７，１８の出力h′である。
この結果h′点の動作波形は第３図ｂの波形b′の
実線にて示すものとなり、幅の広いパルスの波形
も同図の波形f′に示す様に終了の切換り時間も従
来の波形ｆにて示す波形に比べ充分短いものとす
ることが出来る。
実線にて示すものとなり、幅の広いパルスの波形
も同図の波形f′に示す様に終了の切換り時間も従
来の波形ｆにて示す波形に比べ充分短いものとす
ることが出来る。
幅の狭いパルスはパルス出力端子e′より、また
広いパルスはパルス出力端子f′より取り出すこと
が出来る。
広いパルスはパルス出力端子f′より取り出すこと
が出来る。
以上述べた本発明によれば、特にモノリシツク
ICの様に、端子数の制約がある場合にて、一組
の時定数回路から幅の異なる２種のパルスを形成
する場合の切換り時間に対する時定数回路の特性
の影響を軽減することが可能となり、幅の広い側
のパルスの終了時の過渡時間を短かくしなければ
ならない場合に特に有効である。
ICの様に、端子数の制約がある場合にて、一組
の時定数回路から幅の異なる２種のパルスを形成
する場合の切換り時間に対する時定数回路の特性
の影響を軽減することが可能となり、幅の広い側
のパルスの終了時の過渡時間を短かくしなければ
ならない場合に特に有効である。
第１図に従来例を示す回路図、第２図は本発明
の実施例を示す回路例、従来回路例の各部の動作
を第３図ａに、ｂは本発明の実施例の説明に供す
る波形図である。 ４，５，６，７，１３，１４，１７，１８，２
０……トランジスタ、１９，２１……抵抗、１２
……容量（コンデンサ）。
の実施例を示す回路例、従来回路例の各部の動作
を第３図ａに、ｂは本発明の実施例の説明に供す
る波形図である。 ４，５，６，７，１３，１４，１７，１８，２
０……トランジスタ、１９，２１……抵抗、１２
……容量（コンデンサ）。
Claims (1)
- １ トリガ入力信号により、瞬時に立ち上がり、
１つの時定数によつて立ち下がる時定数回路を駆
動し、この時定数回路の出力を、ある一定の２種
のスレツシユホールド電圧と比較することによ
り、開始がほぼ同時で終了が異なる２種のパルス
を形成するパルス発生回路に於いて、上記２種の
スレツシユホールド電圧の間に位置する第３のス
レツシユホールド電圧と比較する回路を設け、こ
の出力により時定数回路を瞬時に立ち下げ、形成
する幅の広い方のパルスの終了を狭い方と同様急
峻なものとしたパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011599A JPS58130615A (ja) | 1982-01-29 | 1982-01-29 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011599A JPS58130615A (ja) | 1982-01-29 | 1982-01-29 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130615A JPS58130615A (ja) | 1983-08-04 |
| JPH0247892B2 true JPH0247892B2 (ja) | 1990-10-23 |
Family
ID=11782363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011599A Granted JPS58130615A (ja) | 1982-01-29 | 1982-01-29 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130615A (ja) |
-
1982
- 1982-01-29 JP JP57011599A patent/JPS58130615A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58130615A (ja) | 1983-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046615A (en) | Level detection circuit | |
| EP0055601B1 (en) | Buffer circuit | |
| US4584494A (en) | Semiconductor timer | |
| US4421994A (en) | High speed line driver with ground output capability | |
| US4443720A (en) | Bootstrap circuit | |
| US4717835A (en) | Semiconductor integrated circuit with detection circuit for address signal change | |
| US5134317A (en) | Booster circuit for a semiconductor memory device | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| US3659214A (en) | Pulse regenerating circuit | |
| JPH0247892B2 (ja) | ||
| JPH05335928A (ja) | 集積回路用信号線パルス向上回路 | |
| US3131316A (en) | Threshold circuit utilizing series capacitor-diode combination and employing diode clamp to maintain information transmission | |
| US3551705A (en) | Asymmetric delay circuit | |
| EP3713089A1 (en) | Power supply detection circuit | |
| JPH0351334B2 (ja) | ||
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JPS6333326B2 (ja) | ||
| JPS6243367B2 (ja) | ||
| US3898485A (en) | DC voltage regenerating transformer coupling device | |
| JPH03117912A (ja) | パルス発生回路 | |
| JPH02192214A (ja) | パルス遅延回路 | |
| JPH0247896B2 (ja) | ||
| SU1398081A1 (ru) | Магнитно-транзисторный ключ | |
| JPS5919423A (ja) | パルス電圧発生回路 | |
| JPS60117639A (ja) | 電荷積分回路 |