JPH0247909A - 基準電圧の発生回路 - Google Patents
基準電圧の発生回路Info
- Publication number
- JPH0247909A JPH0247909A JP19831288A JP19831288A JPH0247909A JP H0247909 A JPH0247909 A JP H0247909A JP 19831288 A JP19831288 A JP 19831288A JP 19831288 A JP19831288 A JP 19831288A JP H0247909 A JPH0247909 A JP H0247909A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- selection
- circuit
- resistor
- selection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基準電圧の発生回路、特に１抵抗分割によって
基準電圧を発生する基準電圧の発生回路に関する。
基準電圧を発生する基準電圧の発生回路に関する。
従来、この種の基準電圧の発生回路では、必要とする分
解能の分だけの数の抵抗器を直列に接続し、その抵抗器
で分圧した電圧を選択的に出力していた。
解能の分だけの数の抵抗器を直列に接続し、その抵抗器
で分圧した電圧を選択的に出力していた。
ここでは、電源電圧（以降ＶＤＤという）の１／１６ず
ツノ分解能で０／１６×ｖＤＤがらＩＶ１６ＸＶＤＤま
での基準電圧を得る回路を例にとって説明する。
ツノ分解能で０／１６×ｖＤＤがらＩＶ１６ＸＶＤＤま
での基準電圧を得る回路を例にとって説明する。
第６図は従来の基準′電圧発生回路のフ゛ロック図で、
１６個の抵抗器Ｒ１０１〜Ｒ１１６を直列に接続し電源
電圧を１６分割している。選択回路１０は１６分割した
電位のうちの１つを選択してアナログ出力Ｖｏを出力す
る・電圧の選択は選択信号ＳＯ〜Ｓ３で行い、その選択
の論理Ｆ１ａ１ｇ７図に示す通シで、選択信号ＳＯ〜Ｓ
３がｎの場合ｆｌ／１６ＶＤＩ）のタップを選択する。
１６個の抵抗器Ｒ１０１〜Ｒ１１６を直列に接続し電源
電圧を１６分割している。選択回路１０は１６分割した
電位のうちの１つを選択してアナログ出力Ｖｏを出力す
る・電圧の選択は選択信号ＳＯ〜Ｓ３で行い、その選択
の論理Ｆ１ａ１ｇ７図に示す通シで、選択信号ＳＯ〜Ｓ
３がｎの場合ｆｌ／１６ＶＤＩ）のタップを選択する。
上述した従来の基＊電圧の発生回路は、必要な分解能の
数だけの抵抗器を用意しなければならなかった。また、
選択回路も必要な分解能の数だけの人力を選択しなけれ
ばならず、回路規模が大きくなっていた。
数だけの抵抗器を用意しなければならなかった。また、
選択回路も必要な分解能の数だけの人力を選択しなけれ
ばならず、回路規模が大きくなっていた。
このためこのような基準電圧発生回路をＩＣ化する場合
において１ｊＩｃのテア１面積が増大してコストアップ
するという欠点があった。本発明の目的は、抵抗器での
分圧を２回行うことによって、抵抗器の数と選択回路の
回路規模を小さくする基準電圧の発生回路を提供するこ
とにある。
において１ｊＩｃのテア１面積が増大してコストアップ
するという欠点があった。本発明の目的は、抵抗器での
分圧を２回行うことによって、抵抗器の数と選択回路の
回路規模を小さくする基準電圧の発生回路を提供するこ
とにある。
本発明の基準電圧発生回路は、ｎ個の抵抗器８１〜ルｎ
を直列接続し一端を１源に接続し他端を接地し電源電圧
を分圧する第１の抵抗列と、ｍ個の抵抗器Ｒ１１〜ル１
ｍを直列接続した第２の抵抗列と、前記第２の抵抗列を
前記抵抗器Ｒｋ（ｋ暑１〜ｎ）の両端に選択的に並列接
続する接続手段と、前記第２の抵抗列で分圧した電圧を
選択して基準電圧を出力する選択手段と、前記第１の抵
抗列のうちの抵抗器ルに以外の抵抗器に前記第２の抵抗
列の直列抵抗直に相当する値のｎ−１個の補正抵抗器を
それぞれ選択的に並列接続する補正手段とを含んで構成
される。
を直列接続し一端を１源に接続し他端を接地し電源電圧
を分圧する第１の抵抗列と、ｍ個の抵抗器Ｒ１１〜ル１
ｍを直列接続した第２の抵抗列と、前記第２の抵抗列を
前記抵抗器Ｒｋ（ｋ暑１〜ｎ）の両端に選択的に並列接
続する接続手段と、前記第２の抵抗列で分圧した電圧を
選択して基準電圧を出力する選択手段と、前記第１の抵
抗列のうちの抵抗器ルに以外の抵抗器に前記第２の抵抗
列の直列抵抗直に相当する値のｎ−１個の補正抵抗器を
それぞれ選択的に並列接続する補正手段とを含んで構成
される。
次に本発明について図面を参照して説明する。
ｇｔ図は本発明の一実施例のプロ、り図である。
抵抗器３ｌ−Ｒ４ｔｉ直列接続されており、一端は電源
電位に、他端を接地電位にある。
電位に、他端を接地電位にある。
電源と抵抗器ル１との接続点をＡ点（電位は４／ ４
ＶＤＤ ） 抵抗器ル１と抵抗器ル２との接続点をＢ点（電位は３
／ ４ ｖＤＤ ） 抵抗器凡２と抵抗器Ｒ３との接続点を０点（電位は２
／ ４ ＶＤＤ ） 抵抗器凡３と抵抗器具４との接続点をＤ点（電位は１／
４ＶＤＤ） 抵抗器ル４と接地との接続点をＥ点と呼ぶ。
ＶＤＤ ） 抵抗器ル１と抵抗器ル２との接続点をＢ点（電位は３
／ ４ ｖＤＤ ） 抵抗器凡２と抵抗器Ｒ３との接続点を０点（電位は２
／ ４ ＶＤＤ ） 抵抗器凡３と抵抗器具４との接続点をＤ点（電位は１／
４ＶＤＤ） 抵抗器ル４と接地との接続点をＥ点と呼ぶ。
選択回路１はＡ点からＤＪまでの電位を人力として、選
択信号Ｓ２及び８３で１電位を選択して出力する◎第２
図はその選択論理を示す・選択回路２ＦｉＢ点からＥ点
までの電位を入力として選択信号Ｓ２及びＳ３で１１を
位を選択して出力する選択回路である。′ｉｓｚ図はこ
の選択論理を示す０抵抗器ｋＬｔｔ−Ｒ１４は直列接続
されておシ、一端は選択回路ｌの出力に、他端は選択回
路２の出力に接続されている〇 選択回路１と抵抗器ル１１との接続点をＦ点、抵抗器ａ
ｌｌと抵抗器凡１２との接続点を０点、抵抗器Ｒ１２と
抵抗器３１３との接続点をＨ点、抵抗器具１３と抵抗器
ル１４との接続点を１点、抵抗器具１４と選択回路２と
の接続点を１点と呼ぶ。
択信号Ｓ２及び８３で１電位を選択して出力する◎第２
図はその選択論理を示す・選択回路２ＦｉＢ点からＥ点
までの電位を入力として選択信号Ｓ２及びＳ３で１１を
位を選択して出力する選択回路である。′ｉｓｚ図はこ
の選択論理を示す０抵抗器ｋＬｔｔ−Ｒ１４は直列接続
されておシ、一端は選択回路ｌの出力に、他端は選択回
路２の出力に接続されている〇 選択回路１と抵抗器ル１１との接続点をＦ点、抵抗器ａ
ｌｌと抵抗器凡１２との接続点を０点、抵抗器Ｒ１２と
抵抗器３１３との接続点をＨ点、抵抗器具１３と抵抗器
ル１４との接続点を１点、抵抗器具１４と選択回路２と
の接続点を１点と呼ぶ。
選択回路３はＦ点から１点までの電位を入力として選択
信号ＳＯ及び８１で１電位を選択してアナログ出力電圧
ｖＯを出力する。第３図はその選択論理を示す。
信号ＳＯ及び８１で１電位を選択してアナログ出力電圧
ｖＯを出力する。第３図はその選択論理を示す。
第５図は、１１択ｑｆｉ号８０〜８３７５！１００ＩＢ
（２進表記）のときの選択の様子を例として示している
。。
（２進表記）のときの選択の様子を例として示している
。。
選択回路ＩＦｉＢ点（１２／１６Ｖｏｎ）を、選択回路
ＺＨＣ点（８／ １６ ＶＤＤ ） ヲ’１４択ｆ ル
（Ｄテ、Ｆ点〜Ｊ点はその電位を４等分し、それぞれ１
２／ １６ ＶＤＤ 〜８／ １６ Ｖｎｔｓ トｕル
。Ｍ択回Ｍ３ｄＩ点を選択するため、出力電圧Ｆｉ９／
ｌ ６ ＶＤＤとなる。
ＺＨＣ点（８／ １６ ＶＤＤ ） ヲ’１４択ｆ ル
（Ｄテ、Ｆ点〜Ｊ点はその電位を４等分し、それぞれ１
２／ １６ ＶＤＤ 〜８／ １６ Ｖｎｔｓ トｕル
。Ｍ択回Ｍ３ｄＩ点を選択するため、出力電圧Ｆｉ９／
ｌ ６ ＶＤＤとなる。
ここで、抵抗器凡１１〜Ｒ１４を抵抗器ル２に並列接続
したことによって実際には分圧が多少くずれる。従りて
Ｂ点の電位は１２／ ｌ ６ Ｖ！ＩＤよ如多少低く０
点の電位ｔｉ ８ ／ １６ ＶＤＤよシ多少高くなっ
てしまう。
したことによって実際には分圧が多少くずれる。従りて
Ｂ点の電位は１２／ ｌ ６ Ｖ！ＩＤよ如多少低く０
点の電位ｔｉ ８ ／ １６ ＶＤＤよシ多少高くなっ
てしまう。
抵抗器３２１〜Ｒ２４Ｆｉこの分圧を正しく４／１６
ＶｎＢずりにする補正用の抵抗器で、スイ、テ８Ｗ１〜
ＳＷ４をオンすると、それぞれ抵抗器Ｂ１〜Ｒ４に並列
に接続する。抵抗量比２１〜Ｒ２４の抵抗値は、抵抗器
Ｒ１１〜Ｒ１４の直列抵抗に等しい１直とする。
ＶｎＢずりにする補正用の抵抗器で、スイ、テ８Ｗ１〜
ＳＷ４をオンすると、それぞれ抵抗器Ｂ１〜Ｒ４に並列
に接続する。抵抗量比２１〜Ｒ２４の抵抗値は、抵抗器
Ｒ１１〜Ｒ１４の直列抵抗に等しい１直とする。
スイッチ８Ｗ１−８Ｗ４の制御は選択信号Ｓ２及びＳ３
で行い、その制御論理は第４図に示す。
で行い、その制御論理は第４図に示す。
第５図に示す場合は、スイッチ８Ｗ１とＳＷ３とｓｗ４
をオンし、スイッチＳＷ２をオフすることによっテ、Ｂ
点ｄ １２／ １６ ＶｎｎＫ、Ｃ点ハ８／ １６ Ｖ
！Ｉｎに補正できる。従って１点は９／１６ＶＤＤにな
シ、正確なアナログ出力電圧を得ることができる。
をオンし、スイッチＳＷ２をオフすることによっテ、Ｂ
点ｄ １２／ １６ ＶｎｎＫ、Ｃ点ハ８／ １６ Ｖ
！Ｉｎに補正できる。従って１点は９／１６ＶＤＤにな
シ、正確なアナログ出力電圧を得ることができる。
このように、本発明によれば、たとえば１６段階の電圧
を得るために必要な抵抗の数は補正用を含めて１２個で
あり、従来の１６個の７５ｅｓで実現することができる
。
を得るために必要な抵抗の数は補正用を含めて１２個で
あり、従来の１６個の７５ｅｓで実現することができる
。
また、電圧の選択回路も、１６人力のものが必要であっ
たが４人力の選択回路が３個とスイッチ４個で実現する
ことができる。
たが４人力の選択回路が３個とスイッチ４個で実現する
ことができる。
ここでは１６段階の例を示したが、たとえば８ビ、ト精
度すなわち２５６段階の電圧を得る場合においては、従
来Ｆｉ２５６個の抵抗器が必要だったのに対して、本発
明によればわずか５分の１足らずの４８個の抵抗器で実
現できるため大幅に回路規模を削減できる。
度すなわち２５６段階の電圧を得る場合においては、従
来Ｆｉ２５６個の抵抗器が必要だったのに対して、本発
明によればわずか５分の１足らずの４８個の抵抗器で実
現できるため大幅に回路規模を削減できる。
以上説明したように、本発明は、抵抗による分圧を２回
行い、それにより生じる誤差を補正する手段を有するこ
とによシ、ごく少い回路で基準電圧を発生させることが
できる。このため、この回路をＩＣ化した場合には、安
いコストでＩＣを供給で色るという効果がある。
行い、それにより生じる誤差を補正する手段を有するこ
とによシ、ごく少い回路で基準電圧を発生させることが
できる。このため、この回路をＩＣ化した場合には、安
いコストでＩＣを供給で色るという効果がある。
第１図は本発明一実施例のプロ、り図、第２図。
第３図、第４図は第１図の制御論理を示す説明図、第５
図Ｆｉ第１図の動作原理を示す回路図、第６図は従来の
一例のプロ、り図、第７図ｔ［６図の制御論理を示す説
明図である。 １．２．３・・・・・・選択回路、１０・・・・・・選
択回路、几ｌ〜凡４．几１１〜Ｒ１４．Ｒ２１〜Ｒ２４
゜几１０１〜Ｒ１１６・・・・・・抵抗器、８Ｗ１〜Ｓ
Ｗ４・・・・・・スイッチ、Ｓθ〜８３・・・・・・選
択信号、Ｖｏ・・・・・・アナログ出力。 代理人 弁理士 内 原 晋 第１図 第２図 第３図 第４図 第５図 第６圓
図Ｆｉ第１図の動作原理を示す回路図、第６図は従来の
一例のプロ、り図、第７図ｔ［６図の制御論理を示す説
明図である。 １．２．３・・・・・・選択回路、１０・・・・・・選
択回路、几ｌ〜凡４．几１１〜Ｒ１４．Ｒ２１〜Ｒ２４
゜几１０１〜Ｒ１１６・・・・・・抵抗器、８Ｗ１〜Ｓ
Ｗ４・・・・・・スイッチ、Ｓθ〜８３・・・・・・選
択信号、Ｖｏ・・・・・・アナログ出力。 代理人 弁理士 内 原 晋 第１図 第２図 第３図 第４図 第５図 第６圓
Claims (1)
- ｎ個の抵抗器Ｒ１〜Ｒｎを直列接続し一端を電源に接続
し他端を接地し電源電圧を分圧する第１の抵抗列と、ｍ
コの抵抗器Ｒ１１〜Ｒ１ｍを直列接続した第２の抵抗列
と、前記第２の抵抗列を前記抵抗器Ｒｋ（ｋ＝１〜ｎ）
の両端に選択的に並列接続する接続手段と、前記第２の
抵抗列で分圧した電圧を選択して基準電圧を出力する選
択手段と、前記第１の抵抗列のうちの抵抗器Ｒｋ以外の
抵抗器に前記第２の抵抗列の直列抵抗値に相当する値の
ｎ−１個の補正抵抗器をそれぞれ選択的に並列接続する
補正手段とを含むことを特徴とする基準電圧の発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19831288A JPH0247909A (ja) | 1988-08-08 | 1988-08-08 | 基準電圧の発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19831288A JPH0247909A (ja) | 1988-08-08 | 1988-08-08 | 基準電圧の発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247909A true JPH0247909A (ja) | 1990-02-16 |
Family
ID=16389033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19831288A Pending JPH0247909A (ja) | 1988-08-08 | 1988-08-08 | 基準電圧の発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247909A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575466A (ja) * | 1991-09-17 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 抵抗分圧器 |
| US5363070A (en) * | 1992-12-09 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Attenuator having phase between input and output signals independent of attenuation |
| JP2007019801A (ja) * | 2005-07-07 | 2007-01-25 | Oki Electric Ind Co Ltd | ディジタル・アナログ変換器 |
| JP2017022594A (ja) * | 2015-07-13 | 2017-01-26 | アズビル株式会社 | 光電センサ |
-
1988
- 1988-08-08 JP JP19831288A patent/JPH0247909A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575466A (ja) * | 1991-09-17 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 抵抗分圧器 |
| US5363070A (en) * | 1992-12-09 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Attenuator having phase between input and output signals independent of attenuation |
| JP2007019801A (ja) * | 2005-07-07 | 2007-01-25 | Oki Electric Ind Co Ltd | ディジタル・アナログ変換器 |
| JP2017022594A (ja) * | 2015-07-13 | 2017-01-26 | アズビル株式会社 | 光電センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4338591A (en) | High resolution digital-to-analog converter | |
| US4491825A (en) | High resolution digital-to-analog converter | |
| US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| JPH0239136B2 (ja) | ||
| JP2009005051A (ja) | Ｄａ変換回路 | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JPH0247909A (ja) | 基準電圧の発生回路 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| KR20020034832A (ko) | 디지털/아날로그 변환 장치 | |
| US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
| JP2005252663A (ja) | 電流セルマトリクス型ディジタル・アナログ変換器 | |
| JP4746792B2 (ja) | Ａ／ｄ変換装置 | |
| JP4625739B2 (ja) | 抵抗分圧型ディジタル／アナログ変換回路 | |
| US4814740A (en) | Glitch occurence prevention circuit for a digital/analog converter | |
| JPH09116438A (ja) | ディジタル／アナログ変換器 | |
| JP3877747B1 (ja) | Ａ／ｄ変換装置 | |
| JP3360298B2 (ja) | Ｄ／ａコンバータ | |
| JP2778286B2 (ja) | Ｄ／ａコンバータ回路 | |
| US5684483A (en) | Floating point digital to analog converter | |
| EP0177909A2 (en) | Digital-to-analog converter | |
| JPS62265809A (ja) | 基準電圧発生回路 | |
| JPS63246927A (ja) | 基準電圧発生回路 | |
| JP2976447B2 (ja) | Ｄ／ａコンバータ |