JPH0247917B2

JPH0247917B2 -

Info

Publication number: JPH0247917B2
Application number: JP58094755A
Authority: JP
Inventors: Harorudo Purichaado Daruton; Jon Sawaa Donarudo
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1982-05-28
Filing date: 1983-05-27
Publication date: 1990-10-23
Also published as: US4510522A; CA1201800A; JPS58219890A

Description

【発明の詳細な説明】＜発明の技術分野＞この発明は、くし型フイルタ回路に関するもの
であり、特に電荷結合装置（CCD）くし型フイ
ルタ装置に関するものである。

＜発明の背景＞通常のテレビジヨン放送信号は、映像の輝度
（ルミナンス）情報が水平線走査周波数の整数倍
の周波数にある信号の群によつて表わされ、映像
の色（クロミナンス）情報が水平線走査周波数の
倍数の間にある輝度スペクトル内の周波数にある
信号の群によつて表わされるように配列されてい
る。NTSC方式では、輝度成分は線走査周波数の
１／２の偶数倍にあり、次の走査線と同じ位相を持
つている。色成分は線走査周波数の1/2の奇数倍
にあり、次の走査線と正確に180゜離相している。

上述のようにエンコードされた色および輝度情
報は、合成信号スペクトルをくし型濾波（コミン
グ）することによつてくし型フイルタで再生され
る。くし型フイルタでは、少なくとも１線走査期
間（いわゆる1Hの期間）だけ互いに時間的に遅
延された合成ビデオ信号のレプリカが生成され
る。ある線から1H遅延された信号を後続する線
からの信号を加えることによつて色成分は相殺さ
れ、一方輝度成分は増強される。２本の連続する
線からの信号を減算することによつて輝度成分は
相殺され、色成分は増強される。

プリチヤード（Pritchard）氏の米国特許第
4096516号明細書には、合成カラーテレビジヨン
信号の輝度および色信号成分を分離するための
CCDくし型フイルタ装置が示されている。この
装置には、共通のクロツク駆動周波数を使用し、
共通の電荷加算器で終端している長短のCCD遅
延線によつて形成された並列信号路が設けられて
いる。標準のNTSC標準放送信号を処理するのに
適した例示の実施例では、NTSCカラー副搬送波
周波数の３倍に等しい周波数（すなわち、３×
3.579545MHzすなわち10.738635MHz）に等しい
周波数のクロツク信号が、683 1/2段の長遅延線
および各々１段の１対の短遅延線中で転送される
テレビジヨン信号の対応する電荷パケツトを制御
するために使用される。CCD構成によつて与え
られる遅延は段数と使用されるクロツク周波数の
みの関数となるので、長遅延線と短遅延線中の対
応する電荷パケツト間の遅延差は682.5/10.73863
５ＭHzすなわち63.55マイクロ秒、すなわち1Hの
遅延量となる。長遅延線によつて転送された電荷
パケツトと短遅延線の一方によつて転送された電
荷パケツトとを第１の電荷加算器において加算合
成することにより、線周波数の1/2の偶数整数倍
で規則的に離れてピークを示す第１のくし型フイ
ルタ特性が得られ、それによつてくし型濾波され
た輝度信号が取出される。また長遅延線によつて
転送された電荷パケツトと短遅延線の他方のもの
によつて転送された電荷パケツトとを第２の電荷
加算器において減算合成することにより、線周波
数の1/2の奇数整数倍において規側的に離れてピ
ークを示す第２のくし型濾波特性が得られる。適
当な帯域通過濾波を行なうことにより、第２の電
荷加算器の出力からくし型濾波された色信号が取
出される。

このくし型フイルタ装置では、殆んどのくし型
フイルタ成分を単一の集積回路基体上に形成され
たCCD構成中に組込むことができる。２個の
CCDチヤンネルを物理的に一体化し、また基体
上でチヤンネルを分離しているそれらの間のチヤ
ンネルストツプを取除いて、２個のチヤンネルを
結合して１個のCCDチヤンネルを形成する（す
なわちマージングする）ことにより加算的合成を
行なうことができる。このチヤンネルの結合は本
質的に完全な加算を行なうことができる。くし型
フイルタ特性の規則的に正確に配列された周波数
において可及的に低いレベルのナル状態（振幅が
最小の状態）を実現するために、合成点における
相対的に1H遅延したビデオ信号の振幅と位相は
正確に整合していなければならない。第１のくし
型フイルタ特性はチヤンネルの結合を使用するこ
とにより得られるので、非能率的なCCD電荷転
送効果の累積による長遅延線中の小さな振幅損失
を無視すれば、加算合成がCCD構成中で完全に
行なわれ、合成点におけるビデオ信号は殆んど正
確に整合している。

しかしながら、短遅延線と長遅延線の端部にお
ける電荷合成によつて電荷の減算と等価の信号が
得られるように、第２のくし型フイルタ特性を得
るためには他の短遅延線に対する信号入力に利得
１の位相反転器を使用する必要がある。位相反転
器は必然的に長遅延線と短遅延線で処理される信
号間は包絡線遅延の不整合を生じさせる有限の時
間遅れ（例えば約４ナノ秒）を導入する。この不
整合によりくし型フイルタの信号分離特性を低下
させ、映像管の表示面上に再生される画面を汚染
する点々の動き（ドツト・クロール）や混色（ク
ロス・カラー）の除去が不完全になる。

さらに、実際にはインバータの利得は正確に１
にはならないので、遅延線で処理される信号相互
間の振幅が不平衡になり、信号の相殺、分離が一
層不充分になる。また長遅延線の信号の振幅と短
遅延線の信号の振幅を等化するための振幅調整手
段を設ける必要がある。

CCD入力段にアナログ入力信号を導入するた
めにDC入力バイアス回路を必要とする。上述の
CCDくし型フイルタ構成では、信号インバータ
が使用されているので、短遅延線の各一方に対す
る入力信号は他の２個の遅延線とは異つたDC成
分を持つている。従つて、入力バイアス回路は２
個の信号入力の各々について必要となる。

従つて、遅延線の対応する信号間で改善された
振幅および包絡線整合特性を持つたCCDくし型
フイルタ構成を提供することが望ましい。この点
に関して、集積回路CCD構成の外部に設けられ
るくし型フイルタ特性を与えるのに必要な信号処
理回路の数を減らすことが望ましい。さらに
CCD遅延線の入力において必要とするバイアス
回路の数を減らすために、くし型フイルタ装置の
入力回路に共通入力信号を供給することが望まし
い。

＜発明の概要＞この発明の原理によれば、周波数間挿された成
分を含む入力信号に対する電荷転送装置（CTD）
くし型フイルタ信号分離装置は、集積回路基板上
に形成された第１および第２のCTD遅延線から
なつている。そして各遅延線は、それぞれの入力
部分と出力部分との間にクロツク信号に応答する
異つた段数を持ち、上記クロツク信号によつて入
力信号を表わす電荷パケツトを転送する。各遅延
線は電荷パケツト間に間挿周波数の周期に比例す
る相対的遅延を各出力部分において与えるように
構成されている。両方の遅延線の出力部分に重畳
する周期的にクランプされる浮動感知電極は、そ
の下を通過する電荷パケツトに応動する電圧変化
を感知する。感知電極の下の電荷パケツトの転送
の相対的タイミングは、感知電極が浮動状態にあ
るとき、その電圧が1Hだけ相対的に遅延された
電荷パケツトの減算組合せに比例する量だけ変化
し、入力信号の周波数間挿された成分の一方を表
わすものとなるように設定されている。

以下、図を参照しつゝこの発明を詳細に説明す
る。

＜実施例の説明＞第１図において、例えば通常の無線周波数段、
中間周波数段およびビデオ検波器を含むTV信号
処理段１０は、周波数間挿された輝度（ルミナン
ス）および色（クロミナンス）信号成分を含む合
成カラー・テレビジヨン・ビデオ信号を発生す
る。この合成カラー・ビデオ信号はキヤパシタ１
２を介して点線で囲まれたくし型フイルタ処理装
置１６の端子１４に供給される。点線は例えばＮ
−MOS形式の単一モノリシツク集積回路上に形
成することの出来る回路成分を含んでいる。

端子１４からの合成ビデオ信号は、長CCD遅
延線１８および短CCD遅延線２０を含む輝度信
号くし形フイルタの入力部分１８ａおよび２０
ａ、並びに長CCD遅延線１８および他の短CCD
遅延線２２を含む色信号くし形フイルタの入力部
分１８ａおよび２２ａに並列的に供給される。

遅延線１８，２０，２２は下にある基体中に非
対称な電位井戸を形成するために、ゲート電極の
第１および第２の層を利用したＮ型埋込みチヤン
ネルCCD遅延線であつて、反対位相（２位相）
のクロツク信号によつてクロツクされたとき点線
の矢印で示す一方の方向に電荷を転送できるもの
であることが望ましい。CCD遅延線の構造およ
び電荷の転送については第２図乃至第４図によつ
て詳細に説明する。

遅延線１８および２０は、端子１４から遅延線
の入力に並列に供給された合成ビデオ信号のサン
プル間に正確に１水平走査線に等しい信号遅延の
差（63、55マイクロ秒に等しい1Hの遅延）が得
られるように構成されている。遅延線１８および
２０の埋込みチヤンネルは共通にクロツクされる
電極を有する遅延線部分１９で物理的に合成され
（例えば集積回路の基体内でチヤンネルを分離す
るチヤンネル・ストツプを取除いてチヤンネルを
結合させる）、それによつて相対的に1H遅延され
たビデオ信号を加算合成し、くし型濾波された輝
度信号を生成させる。

チヤンネルの結合点では、遅延線１８と２０と
の間で与えられる信号遅延の差はCCDクロツク
周波数と、各CCD遅延線中で信号がクロツクさ
れる段の数とによつて決定される。

図示の実施例はNTSC方式用で、副搬送波周波
数の３倍の周波数（すなわち３×3.58MHz＝
10.7MHz）を使用している。この周波数は先づ第
１に、サンプリング率がサンプルされるべき最高
周波数の少なくとも２倍でなければならないとい
うサンプルされたデータ方式に関するナイキスト
の基準に合致し、第２にクロツク信号発生回路に
対する所望の安定性と電力消費を得ることが出来
るように選定される。

クロツク周波数はカラー副搬送波周波数の奇数
倍（３倍）であり、また線走査周波数fHの1/2の
奇数倍（すなわち10.7MHz＝fH×1365／２）である点に注目する必要がある。このようなクロツク周
波数を使用すると、分数で表わされる段数は正確
に1Hの信号遅延に相当する（すなわち63.55マイ
クロ秒は10.7MHzでクロツクされる682 1/2段に
相当する）ようになる。

クロツク信号の特定の位相に応答して信号をサ
ンプルすると、サンプルはクロツク信号期間の整
数倍だけ離れた時間周期においてのみ存在する。
分数段のCCD遅延線に相当する相対遅延をもつ
た２つの信号を合成することが望まれる場合は、
２個のCCD遅延線が必要なことは当業者には明
らかである。各遅延線の出力において、供給され
た入力信号の電荷パケツトが分数段数に相当する
相対遅延を持つために、上記各遅延線は異つた数
の段を含み、異つた位相のクロツク信号でクロツ
クされる。この1Hの遅延を与えるのに好ましい
数については第２図に関連して説明する。

第１図において、くし型濾波された輝度信号
は、浮動電極２４と、リセツト・スイツチ２５
と、ソース・ホロワ２６とを含む感知回路２３に
よつてくし型フイルタ部分１９から取出される。
浮動電極２４は部分１９上に物理的に重畳してお
り、リセツト・スイツチ２５およびソース・ホロ
ワ２６と関連して、後程詳細に説明するようにく
し型濾波された輝度信号を非破壊的に感知し、そ
れをサンプル−ホールド増幅器２７の入力に供給
する。増幅器２７はクロツク発生器２８から供給
されるサンプリング信号φ_1Dに応答して、くし型
濾波された信号をサンプルし、これを増幅された
くし型濾波信号の形で端子２９に供給する。

遅延線１８および２２もまた、端子１４からこ
れらの遅延線に並列的に供給される合成ビデオ信
号のサンプル間で正確に1Hに等しい信号遅延差
を維持するように構成されている。くし型濾波さ
れた色信号は遅延線１８および２２の一部を含む
くし型フイルタ部分２１中で発生され、浮動電極
３１、リセツト・スイツチ３２およびソース・ホ
ロワ３３を含む感知回路３０によつて感知され
る。浮動電極３１は遅延線１８および２２の一部
と物理的に重畳しており、後程第２図乃至第５図
に関連して説明するようにリセツト・スイツチ３
２およびソース・ホロワ３３と関連して、遅延線
１８および２２の入力に供給されたビデオ信号の
1Hだけ相対的に遅延されたサンプルの減算的に
合成されたものを感知し、くし型濾波された色信
号を生成する。くし型濾波された色信号はソー
ス・ホロワ３３を介してサンプル−ホールド増幅
器３４の入力に供給される。サンプル−ホールド
増幅器３４はクロツク発生器２８から供給された
サンプリング信号φ_1Dに応答してくし型濾波され
た各信号をサンプルし、また端子３５および３６
に個々にバツフア作用が与えられ且つ増幅された
くし型濾波色信号を供給する増幅回路を含んでい
る。

端子２９に結合された低減通過フイルタ
（LPF）３８は、信号合成器４０の一方の入力に
くし型濾波された広帯域の輝度信号を送り込み、
高い周波数の遅延線クロツキング信号を除去する
のに適した例えば4.0MHzの上限遮断周波数をも
つた振幅対周波数特性をもつている。端子３５に
結合された低域通過フイルタ（LPF）４２は、
くし型濾波された色出力信号の比較的低周波情報
（垂直細部情報）を通過させ、比較的高い周波数
の色情報と遅延線クロツキング信号とを除去する
のに適した例えば1.5MHzの遮断周波数をもつた
振幅対周波数特性をもつている。低域通過フイル
タ４２は垂直細部情報信号を合成器４０の第２の
入力に供給する。再現された輝度信号は合成器４
０の出力に発生する。この再現された輝度信号は
輝度信号処理回路４４に供給されて、さらに増幅
され、処理される。

端子３６に結合された帯域通過フイルタ
（BPF）４６はカラー副搬送波周波数を中心とし
た振幅対周波数通過帯域応答特性、例えばNTSC
方式では少なくとも3.58MHz±500KHzであり、
これはくし型濾波された色信号の色信号成分を通
過させ、より低い周波数の輝度成分およびより高
い周波数の遅延線クロツキング信号を除去するの
に適したものである。帯域通過フイルタ４６は色
信号を色信号処理回路４８に供給する。色信号処
理回路４８にはまたバースト・ゲート発生器５０
によつて水平同期信号から取出されたカラー・バ
ースト・ゲート信号が供給される。

色信号処理回路４８が通常の色副搬送波抽出器
（図示せず）を含んでおり、カラー・バースト・
ゲート信号期間中に生ずるカラー・バースト信号
に周波数および位相がロツクされたカラー基準信
号を引出す。カラー基準信号はくし型濾波された
色信号を復調し、マトリツクス回路５１に供給さ
れる色差信号Ｒ−Ｙ、Ｇ−Ｙ、Ｂ−Ｙを生成する
ために使用される。マトリツクス回路５１は処理
回路４４から再現された輝度信号を受信し、映像
管５２にＲ、ＧおよびＢの原色を表わす信号を供
給する。輝度信号処理回路４４、バースト・ゲー
ト発生器５０、およびマトリツクス回路５１はテ
レビジヨン技術ではよく知られたものであり、従
つて、こゝでは詳細には説明しない。

くし型濾波された輝度信号を感知する電極２４
は、くし型濾波された色信号を感知する電極３１
から信号の伝播方向に関して時間遅延Ｄに相当す
る点に配置されている。時間遅延Ｄは、マトリツ
クス５１の入力において、色成分と輝度成分とが
適正に時間的に等しくなるようにするのに充分な
量だけくし型濾波された輝度信号を遅延させるよ
うに動作する。この実施例では、遅延量Ｄは主と
して色帯域通過フイルタ４６による色信号の遅延
を補償するように動作する。CCDくし型フイル
タ装置中に遅延量Ｄを与えることにより、輝度信
号および色信号の変移時間を、、マトリツクス５
１で合成される前に等化するための通常別個に設
けられる輝度遅延等価回路網（例えば輝度信号処
理回路４４中に設けられる）を省略することが出
来る。

さらに、色信号処理回路４８内で発生されるカ
ラー基準信号（NTSC方式では3.58MHz）は端子
53を経てカラー副搬送波逓倍（３倍）回路５４に
供給される。これに適した逓倍回路が1982年４月
13日付の米国特許第4325076号明細書中に示され
ている。クロツク発生器２８は、端子５６を経て
３×3.58MHz＝10.7MHzの周波数をもつた逓倍回
路５４からの出力信号を受信し、遅延線１８，２
０，２２に供給してその中で電荷転送を行なわせ
るCCDクロツク信号φ₁，φ₂，φ_1D，_2D，φ_2D（第
３図に示されている）を発生する。感知電極２４
および３１の近くで遅延線１８，２０および２２
にクロツク信号を供給することに関しては第２図
を参照して説明する。CCD遅延線１８，２０お
よび２２の入力部の直流バイアス電圧を制御する
ために、抵抗器Ｒを経て端子１４に結合された入
力バイアス回路６０が使用されている。この入力
バイアス回路６０は1979年２月13日の米国特許第
4139784号明細書に示されているように構成され
る。

一般に上に述べた第１図にくし型フイルタ信号
処理回路の動作および構成は前述のプリチヤード
（Pritchard）氏の米国特許第4096516号明細書に
示されている形式のくし型フイルタ信号処理装置
と実質的に同じである。しかしながらこの特許の
装置では、電荷の合成によつて1H相対的に遅延
した信号の減算的合成を行なうために、短遅延線
の一方の入力における信号を反転するための利得
１の信号反転器を必要とする。前述のように、く
し型フイルタ構成中に信号反転器を使用すること
は、長遅延線と短遅延線中で処理される対応する
信号間の包絡線遅延および振幅の不整合を導入
し、くし型フイルタ構成の信号相殺性能を低下さ
せるので好ましくない。さらに、信号反転器を使
用すると、短遅延線の一方に対して供給される入
力信号のDC特性が他方の遅延線に供給される入
力信号のDC特性と異つたものとなり、別のDC入
力バイアス回路を必要とする。

この発明の装置では、くし型フイルタ構成が長
遅延線１８と短遅延線２２との間の減算的合成を
行なうために利得１の信号反転器を必要としな
い。浮動電極３１を含む感知回路３０は、遅延線
１８と２２の信号の減算合成を行なうための浮動
ゲート減算器として動作する。CCDくし型フイ
ルタ構成中で使用される浮動ゲート減算器は、短
遅延線２２用の反転されたビデオ信号を発生する
ための利得１の位相反転器を必要としないという
点で有利である。また、端子１４で発生するビデ
オ信号は遅延線１８，２０および２２の各入力に
直接結合されているので、短遅延線２２の入力に
与えられるDCバイアスを制御するための別の入
力バイアス回路を不必要なものとしている。さら
に、位相反転器を取除くことにより個々の遅延線
で伝送される電荷の間の位相および振幅の整合性
が改善され、輝度および色くし型フイルタ構成に
対する最大の信号相殺および増強効果が得られ
る。さらに装置毎に特性にばらつきのある反転器
の振幅および位相遅延を考慮する必要もない。

第２図は、感知電極２４および３１の近くで各
遅延線１８，２０および２２用のＮ型埋込みチヤ
ンネル上に重畳したゲート電極の構造を概略的な
ダイヤグラムの形で示したものである。端部が上
向きに曲つた電極は転送電極を表わし、真直の電
極は蓄積電極を示している。装置の構成期間中、
転送電極の下のCCDチヤンネル領域には、当技
術分野で周知のイオン打込み障壁のような手段に
よつて蓄積電極の下のチヤンネル領域に関して障
壁電位が与えられる。この周知の非対称電極構造
によつて、第１図および第２図に示す構成におい
ては相補２相（バイフエーズ）信号によつてクロ
ツクされたとき、電荷を左から右へ一方向に伝播
させることができる。隣接する転送および蓄積電
極は対をなし、同じクロツク信号によつてクロツ
クされてゲートを構成し、交互のゲートは２相ク
ロツク信号の一方に応答して電荷パケツトを転送
し蓄積する。従つて、各ゲートは10.7MHzのクロ
ツク信号の周期の1/2に相当する遅延を与える。
各ゲートの下の数字はその点における累積遅延量
を示している。

クロツク発生器２８は第３図に示すようにφ₁，
φ₂，φ_1D，φ_2Dおよび_2D（φ_2Dの補関係）を発生
し、これらは第２図に示すゲートの電極対に供給
される。第１ａ図に示すように、クロツク発生器
２８はNORゲートフリツプ・フロツプ６４を使
用して構成されており、これはキヤパシタ６６お
よび入力リミタ６８を介してフリツプ・フロツプ
回路６４にAC結合された第１図の周波数逓倍数
５４の出力信号に応答してφ_1Dおよびφ_2Dクロツク
信号（第３図ａ，ｂ）を発生する。φ_1Dおよびφ_2D
クロツク信号は１対のプツシユープル回路７０お
よび７２の各入力に供給される。各プツジユープ
ル回路は同じ導電形式の２個のFETからなり、
それらの導電チヤンネルは直列に接続されていて
相補形式で駆動され、各対７０，７２のそれぞれ
のFETの接続点に対称な相補位相クロツク信号
φ₁およびφ₂（第３図ｄおよびＥ）を発生する。プ
ツシユープル回路７０および７２はNORフリツ
プ・フロツプ回路６４よりも低い電位のDC動作
電圧源によつて給電され、それによつてφ₁およ
びφ₂のクロツク信号の振幅レベルはφ_1Dおよびφ_2D
のクロツク信号の振幅レベルよりも低くなる（例
えば一方は８ボルト、他方は12ボルト）。リミタ
６８の切換閾値に関するその入力のDCレベルは
クロツク信号のデユーテイ・サイクルを決定し、
φ₁およびφ₂のクロツク信号に応答する位相比較
器７４の出力信号によつてセツトされる。φ_2Dク
ロツク信号またFETインバータ７６に供給され
て_2Dクロツク信号（第３図Ｃ）を発生する。

隣接するゲートに供給されるクロツク信号間の
電位差は、CCD遅延線内で効率よく電荷を転送
することのできるように障壁の電位よりも充分に
大でなければならないことは当技術分野で充分に
了解されているところである。一例として、遅延
線１８，２０，２２は約４ボルトの障壁電位を持
つように構成されている。プロセスに関連する要
因によつて、電荷を充分に伝播させるためには隣
接するゲート間で最小６ボルトの電位差が必要と
なる。クロツク信号φ₁，φ₂のDC振幅のレベルは
例えば８ボルトである。これは各CCD遅延線内
で電荷を適正に伝播させるのに充分な最低のDC
レベル（すなわち６ボルト）よりも僅かに大であ
る。遅延線１８はくし型フイルタ信号処理装置１
６のかなりの部分（682段）を占めているので、
回路に必要とする電力を最少にするために、この
クロツク信号φ₁およびφ₂の振幅はこの最低許容
レベルに近く維持されている。クロツク信号φ_1D，
φ_2Dおよび_2DのDC振幅レベルは約12ボルトの
DCである。この電圧は電荷を適正に転送するの
に必要な６ボルトの最低電位差に相当する大きさ
だけ実質的に一定のDC電圧（例えば６ボルト）
よりも大きく、これによつて次に述べるように
CCD遅延線１８，２０および２２の単相クロツ
ク部分内で適正な電荷の転送を与えることができ
る。

再び第２図を参照する。遅延線１８，２０およ
び２２は端子１４に並列に結合された入力ゲート
構成（第１図では１８ａ，２０ａ，２２ａとして
示されているが、第２図では示されていない）よ
りはじまる。これらの入力ゲート構成は例えば米
国特許第4139784号明細書に示されているような
周知の“充満−排出（フイル−スピル）”法に従
つて合成ビデオ信号を表わす電荷パケツトを遅延
線に転送するのに適している。

入力部分の後は、各遅延線１８，２０，２２は
クロツク信号φ₁，φ₂を使用して２相クロツクさ
れ、浮動電極２４および３１の近傍では以下に述
べるように信号を容易に合成することができるよ
うに単相クロツク動作に変換されている。単相ク
ロツク動作では１つおきのゲートがクロツクさ
れ、隣接するゲートは、ゲート間に印加された電
位差が電荷を適正に伝播させるのに必要な少なく
とも最低の電圧となるようにクロツクされたゲー
トに印加されるクロツク信号のDC電圧の振れの
大きさの中間の実質的に一定のDC電圧レベルに
維持されている。

遅延線１８はゲート６８３まで２相クロツクさ
れ、ゲート０ではクロツクφ₁でスタートし、ゲ
ート６８２までφ₁とφ₂による交番形式のクロツ
クが続く。ゲート６８２．５と６８３にはそれぞ
れクロツク信号φ_2Dおよび_2Dが供給される。ゲ
ート６８３と６８４との間の浮動ゲート３１の近
傍では、遅延線１８は_2Dによる単相形式でクロ
ツクされる。浮動ゲート２４の近くのゲート６８
４の後では、遅延線１８はφ_2Dによる単相形式で
クロツクされる。

遅延線２０および２２はゲート０に供給される
クロツク信号φ₂をもつて２相クロツキングで動
作を開始する。しかしながらゲート０．５の後
は、これらはφ_2Dによる単相でクロツクされる。
遅延線１８のゲート６８２．５は、遅延線２０お
よび２２のゲート０に供給されるクロツク信号
φ₂と実質的に同相であるφ_2Dでクロツクされる。
これによつてビデオ信号の電荷パケツトが遅延線
２０および２２と比べると遅延線１８内を通つて
クロツクされなければならない正確に６８２．５
の追加のゲートを生じさせる。前に述べたよう
に、これらの追加ゲートは遅延線１８と遅延線２
０，２２との間に正確に1Hの遅延差を与えるこ
とができる。

単相遅延線については第４図に示された遅延線
２０の単相部分を参照して説明する。単相クロツ
ク信号φ_2Dはゲート１および２に供給される。DC
電圧（例えば６ボルト）がゲート１．５に供給さ
れる。クロツクφ_2Dの最小、最大のDCレベルとゲ
ート１．５に供給される６ボルトのDC電圧との
間の差は電荷を適正に伝播するのに必要な最低電
位（６ボルト）に等しい。従つて、遅延線２０
（Q₂₀）内の電荷パケツトは、第４図ａに示す各
時間t₀乃至t₄において、第４図ｂ乃至ｆに示すよ
うに遅延線２０を通つて伝播する。時間t₀におけ
るクロツク・パルスφ_2DのDCレベルは０ボルト
で、ゲート１および２の下に比較的浅い電位ウエ
ルを作り出す。従つて、合成ビデオ信号のサンプ
ルを表わす第１の電荷パケツトQ_20-1は、ゲート
１．５の蓄積電極の下のより深い電位井戸中にあ
る。それは、ゲート１．５は供給された６ボルト
のDC電圧にあり、効率的な電荷の転送を行なう
のに必要な最小電位差（すなわち６ボルト）に等
しい隣接ゲート間電位差を作り出すからである。
これが第４図ｂに示されている。

第４図ｃはクロツク信号φ_2Dが６ボルトのとき、
時間t₁における電位井戸を概略的に示すものであ
る。このときゲート１，１．５，２の各々に供給
されるDC電位はすべて同じで、各転送および蓄
積電極の下に形成される電位井戸は同じ深さであ
る。

従つて、電荷Q_20-1は転送されない。第４図ｄ
はクロツク信号φ_2Dが12ボルトのとき、時間t₂に
おける電位井戸の概略を示す。このときより深い
電位井戸がクロツクされたゲート１および２の下
に位置する部分に形成され、一方ゲート１．５の
下に位置する電位井戸はより浅くなる。従つて、
合成ビデオ信号の次の電荷パケツトQ_20-2はゲー
ト１の下である左から入り込み、電荷パケツト
Q_20-1は１段右（時間的に後）へ伝播し、ゲート
２の下に位置する。時間t₃ではすべてのゲート電
極に供給される電圧レベルは等しい振幅（すなわ
ち６ボルト）になるので、第４図ｅの対応する電
位井戸の図は第４図ｃのそれと等しくなる。時間
t₄では、今クロツクされたゲートはそれに供給さ
れた０ボルトにあり、より深い電位井戸がDCゲ
ート電極１．５の下に形成されるので、第４図ｆ
の電位井戸の図形は第４図ｂと同じようになる。
従つて、２倍目の電荷Q_20-2は１段右へ伝播し、
ゲート１．５の下に留まる。電荷Q_20-1も１段右
へ伝播し、そこで後程説明するように遅延線１８
からの電荷と加算的に合成される。

遅延線２２内での電荷のクロツキングは遅延線
２０に関して上に述べた動作と同様である。しか
しながら、遅延線２２の単相部分におけるDC電
圧は、後述するようにゲート１．５においてリセ
ツト・スイツチ３２および浮動ゲート３１を介し
て供給される。

前に述べたように、遅延線１８はゲート０乃至
６８２．５を通じて２相クロツクされ、遅延線１
８と２０，２２間で1Hの相対遅延を与えている。
ゲート６８３にはクロツク信号_2Dが供給され、
ゲート６８２．５乃至６８３にはDC電圧（６ボ
ルト）が供給される。クロツク信号φ_2Dが０ボル
トのときはクロツク信号_2Dは12ボルトであるの
で、隣接するDCゲートの下に中間の深さの電位
井戸が形成され、ゲート６８３の下により深い電
位井戸が形成される。その結果、電荷はゲート６
８２．５からゲート６８３へ矢印で示すように
DCゲートを横切つて直接転送される。この形式
の電荷転送は、遅延線２２に関する信号信理のタ
イミングをずれ（スキユー）させる。このずれに
よつて遅延線１８および２２における電荷転送を
適切なものとし、感知回路３０で信号の減算合成
を行なうことができる。

感知回路３０は遅延線２２のゲート１．５およ
び遅延線１８のゲート６８３．５に単相DC電圧
（６ボルト）を供給する。特に浮動電極３１はソ
ース・ホロワMOSトランジスタ３３のゲート電
極に接続されている。ソース・ホロワ・トランジ
スタ３３のドレン電極は＋12ボルトの動作電位源
に結合され、ソース電極は増幅器３４に結合さ
れ、また定電流源(i)を経てアースに結合されてい
る。リセツト・スイツチNMOSトランジスタ３
２のゲート電極はクロツク信号φ_2Dを受信するよ
うに結合されており、ソース電極は＋６ボルトの
動作電位源に結合されており、ドレン電極は浮動
電極３１に結合されている。NMOSトランジス
タ３２のターン・オン閾値（V_T）は例えば1.2ボ
ルトである。従つて、クロツク信号φ_2Dの正方向
部分が電源電圧を1.2ボルト超過すると（すなわ
ち＋7.2ボルトに達すると）、トランジスタ３２は
導通し、電極３１は＋６ボルトのDC電圧にクラ
ンプされる。クロツク信号φ_2DのDCレベルが＋
7.2ボルトに低下すると、トランジスタ３２は非
導通状態となり、電極３１はクランプされない。
ソース・ホロワ３３は電極３１をDC的に分離し、
電極３１がクランプされないとき、それは＋６ボ
ルトに浮動し、電極３１の下を転送される電荷パ
ケツトにより電極３１によつて感知された電圧変
動はソース・ホロワ・トランジスタ３２のソース
電極を経て増幅器２７に供給される。従つて、ゲ
ート１．５と６８３．５の下を通過する電荷パケ
ツトによつて生じる小さな電圧変動を除いて、電
極３１の下のDC電圧は単相の定DC電圧として動
作する。

電極３１が1Hだけ相対的に遅延された信号の
減算合成を感知するために、ゲート電圧V_gが単
相クロツク電圧V_DCと等しくなつたとき、リセツ
ト・スイツチ３２は電極３１を非クランプ状態に
する必要がある。すなわち、V_g＝V_DCになつたと
きトランジスタ３２はオフでなければならない。
リセツト・スイツチ・トランジスタ３２が動作電
位V_RSに結合されていると、適正に動作させるた
めに、Ｎチヤンネル装置の場合はV_TはV_DC−V_RS
以下でなければならず、Ｐチヤンネル装置の場合
はV_TはV_DC−V_RSよりも大でなければならない。

第２図に示すように、電極３１の近くでは、遅
延線１８はクロツク信号_2Dによつて単相クロツ
クされ、遅延線２２はクロツク信号φ_2Dで単相ク
ロツクされる。この単相クロツク動作により、後
程第５図を参照して述べるように、電極３１は遅
延線１８および２２内の信号の減算合成を感知す
る。

第５図には浮動電極３１の近くの遅延線１８お
よび２２が再度示されており、電位井戸ａ，ｂ，
ｃ，ｄがその下に示されている。波形ｅ，ｆ，ｇ
はクロツク信号φ_1D，_2D，φ_2Dをより詳細に示
し、波形ｈは浮動電極３１によつて感知される
DC電圧の変化を示している。

第５図ｇに示すように、時刻t₁前では、リセツ
ト・スイツチ３２に供給されるクロツク信号φ_2D
の振幅レベルは、リセツト・スイツチ３２の
NMOSトランジスタのDCターン・オン・レベル
（7.2ボルト）以上で、スイツチ３２は電極３１を
６ボルトにクランプする。さらに時刻t₁前で、ク
ロツク信号φ_2Dの振幅レベルが６ボルト以上（す
なわち12ボルト）であるとき、遅延線２２のゲー
ト１および２の下には、浮動電極３１から６ボル
トの電圧が供給されるゲート１．５の下よりも深
い電位井戸が形成される。この状態を第５図ａに
示し、浮動ゲート１．５の前後、すなわちゲート
１および２の下にある電荷パケツトQ_22-2，Q_22-1
をそれぞれ示している。また時刻t₁前で、クロツ
ク信号_2Dの振幅レベルが６ボルト以下（すなわ
ち０ボルト）であると、遅延線１８の下のゲート
６８３および６８４の下には浅い電位井戸が形成
され、浮動電極３１から６ボルトの電圧が供給さ
れるゲート６８３．５の下にはより深い電位井戸
が形成される。この状態は第５図ｂに示されてい
る。遅延線１８と２２との間の前に述べたタイミ
ングのずれ（スキユー）により、Q_22-1から1Hの
相対遅延をもつた電荷パケツトに相当する第１の
電荷パケツトQ_18-1は第２図のゲート６８４．５
の下にあり、Q_22-2から1Hの相対遅延をもつた電
荷パケツトに相当する第２の電荷パケツトQ_18-2
は浮動ゲート６８３．５の下にある。第５図ｇに
示す時刻t₂前で、クロツク信号φ_2Dの振幅レベル
が６ボルト以下になると、遅延線２２のゲート１
および２の下の電位井戸は、浮動電極３１から６
ボルトの電圧が供給されるゲート１．５の下より
も段々と浅くなる。全体の結果が第５図ｃに示さ
れている。電荷Q_22-2は１段右へ転送され、浮動
ゲート１．５の下にある。この位置にある電荷
Q_22-2の効果により、第５図ｈに示すように、浮
動電極３１のDC電圧レベルを僅かに低下する。
DC電圧の低下の程度はミリボルトのオーダであ
るので、第５図ｈの垂直方向の尺度はこの効果を
示すために拡大して示されている。

時刻t₃前でクロツク信号_2Dの振幅が６ボルト
よりも大きくなると、遅延線１８の下のゲート６
８３および６８４の下の電位井戸はゲート６８
３．５の下の電位井戸よりも段々と深くなる。全
体の結果が第５図ｄに示されており、電荷パケツ
トφ_18-2は右へ１段転送され、浮動ゲート６８３．
５に後続するゲート６８４のより深い電位井戸の
下にあり、第３の電荷パケツトQ_18-3は浮動ゲー
ト６８３．５に先行するゲート６８３の下にあ
る。浮動ゲート６８３．５の下から電荷Q_18-2を
追い出すための電極３１の効果はその浮動電極３
１によつて感知されDC電圧レベルを僅かに上昇
させることにある。これが第５図ｈに示されてお
り、この状態では遅延線１８中の電荷パケツト
Q_18-2は、遅延線２２中の対応する電荷パケツト
Q_22-2よりも大きくなつている。浮動電極３１に
おける電圧レベルの変化は、遅延線１８および２
２の対応する電荷パケツト間の減算合成（すなわ
ちQ_22-2−Q_18-2）を絶対値で示している。この減
算合成は電荷が遅延線１８のゲート６８４および
遅延線２２のゲート１．５に転送されたときに生
じ、これによつて各遅延線の対応する電荷間に６
８２．５のゲート数の差を与え、これによつて前
述のように正確に1Hの差の遅延を作り出すこと
ができる。その結果、電極３１につて感知される
電圧変動は、くし型濾波された色信号を表わし、
これはソース・ホロワ３３を経てサンプリング増
幅器３４の信号入力に供給される。

この構成では、同じクロツク信号φ_2Dの減少す
る電圧レベルは、浮動ゲート減算器の有効な動作
を適正に継続させる必要のある２つの作用を実行
するために使用されるという点に注目する必要が
ある。第１に、クロツク信号φ_2Dは時刻t₁におい
て浮動電極３１を非クランプ状態とするために使
用され、その振幅が前述の7.2ボルト以下に低下
すると、NMOSリセツト・トランジスタ３２を
ターン・オンする。第２にクロツク信号φ_2Dに時
刻t₂において遅延線２２内の電極３１の下の電荷
の転送を開始し、ゲート１および２の下の電位井
戸をゲート１．５の下の電位井戸よりも段階的に
浅くする。クロツク信号φ_2Dの立下り端縁部は、
これらの動作を行なうのに必要なDC電圧レベル
を含む振幅の変化を持つており、これは互いに関
連するこれらの動作を同期化あるいは“自己調時
化”する。この自己調時化によつて、浮動電極を
同期的にクランプするための通常Ｑリセツトと称
される別のクロツク信号は不要になる。

さらに、遅延線１８は反転されたφ_2D（_2D）に
よつてクロツクされるので、そのクロツク信号の
立上り端は、第１ａ図のφ_2D信号反転器７６によ
つて与えられる時間遅延によつて決定されるよう
に、必然的に遅延線２２のφ_2Dのクロツク信号の
立下り端の短時間後に生ずる。従つて、クロツク
信号φ_2Dが時間t₂において電極３１の下で電荷の
転送を開始する６ボルト以下に低下する直後の時
刻t₃において、クロツク信号_2Dは電極３１の下
から電荷を転送するのを開始する６ボルト以上に
上昇するので、電極３１の下の電荷転送間の遅延
時間も最小になる。その結果、減算合成をサンプ
リングするために使用することのできる時間は最
大になる。この最大のサンプリング時間は第５図
ｈの波形に示す時刻t₃と時刻t₄との間の期間であ
る。時刻t₄において、クロツク信号φ_2Dの振幅は
スイツチ３２をリセツトするためのターン・オン
電圧である7.2ボルトに上昇し、再び電極３１を
６ボルトのDCレベルにクランプする。第５図ｅ
のφ_1Dのクロツク信号は第１図の増幅器２７およ
び３４をサンプリングするのに適したサンプリン
グ信号として動作する。

第５図ｂについて前に述べたように、電荷パケ
ツトQ_18-1は時刻t₁までに第２図のゲート６８４．
５に通過させられる。この電荷は、ゲート６８
２．５と６８３との間のDCゲートに関して前に
述べた同じ理由でゲート６８４と６８４．５との
間の第２図に示すDCゲートを側路する。

上述の点を念頭において再び第２図および第５
図を参照して動作を説明すると、次の単相クロツ
ク・サイクルの期間中、遅延線２０および１８の
ゲート２および６８４．５に共通に供給されるク
ロツク信号φ_2Dが０ボルトのとき、電荷パケツト
Q_18-1はゲート６８５に進み、また対応する電荷
パケツトφ_20-1もまた前述の遅延線１８および２
０の合成によりゲート６８５に進む。

電荷の合成点における遅延線１８および２０の
対応する電荷パケツト（すなわちQ_18-1，Q_20-1）
間のゲートの差は682.5（すなわち685−2.5）であ
る。遅延線１８および２２からの相対的に1H遅
延された信号はゲート６８５に同時に到達し、
こゝで加算的に合成され、前述のくし型濾波され
た輝度信号が発生する。

くし型濾波された輝度信号を表わす合成された
電荷は遅延線１８内でゲート６８６の下を単相形
式で伝播する。浮動ゲート６８６に結合された浮
動電極２４を含む感知回路２３は、その下を通過
するくし型濾波された輝度信号を感知し、くし型
濾波された輝度信号をソース・ホロワ２６の出力
を経てサンプル−ホールド増幅器２７の入力に供
給する。

第２図に示したように、感知されたくし型濾波
色信号と感知されたくし型濾波輝度信号との間の
遅延時間差Ｄは２段（686−684）に相当する。浮
動ゲート２４を遅延線１８に沿う時間的に前ある
いは後に位置するゲートに結合することによつ
て、感知された信号間により小さな遅延差あるい
はより大きな遅延差を与えることも出来る。

第２図に例示した好ましい実施例では、くし型
濾波された輝度信号を感知するために浮動電極２
４が使用されているが、例えばアカデミツクプ
レス社より1974年に発行されたセキユーイン
（Sequin）およびトンプセツト（Tompsett）氏
著の刊行物“電荷転送装置（Charge Transfer
Devices）”の第52頁乃至第56頁に示されている
ような遅延線内に設けられた分離拡散領域を信号
感知用に使用することも出来る。しかしながら、
くし型濾波された輝度信号を再生するために浮動
電極を使用するのが望ましいと信じられている。
それは、その寸法はくし型濾波された色信号を感
知するために使用された浮動ゲートによつて与え
られる寄生成分と同じ寄生成分を呈し、そのため
各遅延線の振幅および位相特性間の整合性を改善
することが出来るからである。

同様に第１図および第２図に示すチヤンネル結
合装置の代りに、浮動電極を遅延線１８および２
０を加算的に合成するために使用することも出来
る。第６図は第１図および第２図に示す遅延線と
同様なCCD遅延線装置を示している。しかしな
がら遅延線２０′は、第２図の構成のゲート１，
１．５および２と同じように配列されたゲートを
もつた伸張された単相領域を有し、浮動ゲート２
４′は遅延線１８だけではなく遅延線１８と２
０′の両方と重畳している。電極２４′は第１図の
電極用に使用される感知回路と同様な感知回路の
一部で、第２図では、例えば、図示されていない
ゲート２．５にDC電位を供給する単相構成内の
１組の電極において遅延線２０′を重畳している。
従つて、電極２４′では、両方の遅延線１８およ
び２０′は単相構成も持ち、両方が単相クロツキ
ング信号φ_2Dを使用し、遅延線間の遅延差は正確
に1H（例えば685−2.5＝682.5）になる。その結
果、浮動電極２４′は、その電極の下を通過する
電荷パケツトの加算的合成を感知し、その電位変
動はソース・ホロワ２６を経てサンプル−ホール
ド増幅器２７に供給されるくし型輝度信号を表わ
す。

第１図のくし型フイルタ装置は３個のCCD遅
延線を含んでいるが、浮動ゲート減算装置は、僅
か２個の遅延線、従つて僅か２個の入力をもつた
くし型フイルタ構成とすることが出来る。このよ
うな構成が第７図に示されている。

第７図では、僅か２個の遅延線７１８と７２１
が使用されているにすぎない。前述のくし型フイ
ルタ装置と同様に、遅延線間の遅延差は正確に
1Hに維持されている。さらに詳しく言えば、遅
延線７１８の入力から浮動ゲート７３１までに
1Hよりも長い遅延、すなわち1H＋Ｎに相当する
数のゲートがあり、遅延線７２１の入力から浮動
ゲート７３１までに増加遅延量Ｎに相当する数の
ゲートがある。遅延線７１８および７２１へ端子
１４から供給された入力ビデオ信号は反対位相の
２相クロツク信号を使用してそれぞれサンプルさ
れ、電極７３１において遅延線７１８および７２
１の電荷パケツトは正確に1Hの遅延差をもつて
合成される。同様に遅延線７１８の入力から浮動
電極７２４までの間に1H＋Ｎ＋Ｄ（たゞしＤは前
の実施例と同様）の遅延に相当する数のゲートが
あり、遅延線７２１から電極７２４までの間にＮ
＋Ｄの遅延に相当する数のゲートがある。従つ
て、電極７２４において遅延線７１８と７２１の
電荷パケツトは正確に1Hの遅延差をもつて合成
される。

遅延線７１８は７１８′と７１８″として示され
た２つの部分に分離されている。同様に遅延線７
２１は２つの部分７２１′と７２１″に分離されて
いる。第６図の浮動ゲート２４′が遅延線１８お
よび２０′の単相部分に重畳しているのと同様に、
浮動電極７２４は遅延線７１８′と７２１′の各々
の単相クロツク部分上に重畳している。従つて、
浮動電極７２４はくし型濾波された輝度信号を感
知するために使用される。また第６図の浮動電極
３１がくし型濾波された色信号を感知するのと同
様に浮動電極７３１はくし型濾波された色信号を
感知する。２個の遅延線は２個の信号−電荷入力
部分を使用しているにすぎないので、各遅延線毎
に１個の入力部分を必要とするにすぎない。これ
によつて１個の信号−電荷入力部分が占めるシリ
コンの面積を節約することができ、また入力部分
の動作を制御するために、その入力部分に制御信
号を供給する部分を少なくすることができる。

別の例として、遅延線７１８″，７２１″および
浮動電極７３１を省略することができ、また第７
図に点線で示すように電極７３１と同様に浮動電
極７３１′を遅延線７１８′および７２１′上に重
畳させ、電荷を分割する必要性を無くすことがで
きる。

前に延べたくし型フイルタ信号分離装置はすべ
ていわゆる“1H”形式のものであつた。しかし
ながらこの発明の原理は“2H”くし型フイルタ
構成に適用することもできる。

第８ａ図は通常の2Hくし型フイルタ装置をブ
ロツク図の形で示している。合成ビデオ信号は
1H遅延線８００の入力および加算信号合成器８
０２の入力に供給される。1H遅延線８００の出
力は第２の1H遅延線８０１の入力に結合され、
また加算信号合成器８０３および減算信号合成器
８０４の入力に結合されている。第２の1H遅延
線８０１の出力は加算合成器８０２の第２の入力
に結合され、その出力は合成器８０３および８０
４の第２の入力に結合されている。

合成器８０２は２走査線期間2Hだけ互いに遅
延されたビデオ信号を合成する。これらの信号は
２個の遅延線により位相の同期した色情報を含ん
でいる。合成器８０２によつて生成された信号
は、合成器８０３で1H遅延された信号と合成さ
れ、第８ｂ図の波形８０５として示すように、合
成器８０３の出力にくし型濾波された輝度信号が
発生する。第１図の1Hくし型フイルタの応答特
性と同様に、第８ａ図の2Hくし型フイルタのオ
フセツト正弦波特性は、０Hzで最少の減衰を与
え、線走査周波数の1/2の奇数倍で信号がくり返
し０になる。

相補的な関係で、減算合成器８０４は供給され
た信号のうちの色成分を増強し、間挿された輝度
信号成分を相殺する。色信号の振幅と周波数応答
特性は第８ｂ図の波形８０６として示されてい
る。波形８０６の応答性はまたオフセツト正弦波
形を示し、ＯHzおよび線走査周波数の1/2の偶数
整数倍でくり返し振幅が０になる。この形式の正
弦波応答特性の利点は、信号０の周波数の近傍に
おいてより広い合成を与え、従つて除去されるべ
き信号をより大きく減衰させるという点にある。
さらに2Hくし型フイルタによつて得られるより
広い合成により、合成特性に目立つような低下を
伴なうことなくクロツク信号のより大きな周波数
変化を許容することができる。

1Hくし型フイルタ装置の場合と同様に、合成
点における信号の振幅は最大量の信号合成が得ら
れるように正確に整合している必要がある。この
点に関して、加算合成器８０２に供給される信号
は、合成器８０３および８０４のくし型濾波され
た出力信号に関して1/4の振幅を持つようにされ
ている。従つて、それらの合成によつて1/2の振
幅の信号レベルを得ることができる。第１の遅延
線８００の出力信号はくし型濾波された出力信号
レベルに関して1/2の振幅を持つようにされてお
り、それによつて合成器８０３および８０４に1/
２の振幅の信号を供給することが出来る。従つて、
生成されたくし型濾波出力信号は、応答特性の振
幅が０になる周波数で最大の相殺特性を持つた公
称１の振幅を持つものとなる。

CCD形式で合成ビデオ信号の周波数間挿され
た成分を分離するためにこのような2Hくし型フ
イルタを使用するために、2Hの遅延に相当する
段数を持つた単一の単相クロツクCCD遅延線を
使用することができる。しかしながら、クロツク
周波数が線走査周波数の1/2の奇数倍に比例する
ときは、正確に1Hの遅延によつて分離される電
荷パケツトは遅延線中には存在しない。前述のよ
うに、1H遅延がクロツク周波数の周期の分数部
分（NTSC方式の場合、副搬送波数の３倍でクロ
ツクされるときは、682 1/2のクロツク周波数の
期間、すなわち遅延段）に相当するときは、
CCD遅延線中の電荷パケツトはクロツク周波数
の周期の整数倍で分離される。従つて、第８ａ図
に示すようなくし型フイルタ装置を使用するため
に、正確に1Hだけ相対的に遅延した電荷パケツ
トを得るために、このような2Hの遅延線の中間
点にタツプを設けることは不可能である。この場
合、1Hの相対的に遅延された電荷パケツトは合
成器８０３および８０４への入力として必要とさ
れるものである。

例えばサンプル−ホールド回路で、タツプで得
られた電荷パケツトをアナログ信号処理するに
は、信号が正確に1Hの相対遅延で合成されるよ
うに更に分数で表わされる量の遅延を与える必要
がある。

同じ理由で各々が正確に1Hの相対遅延を与え
る２個のCCD遅延線を直接直列に電荷結合する
ことが出来ないことは当業者にとつては明らかな
ことである。従つて、第８ａ図の2Hくし型フイ
ルタ装置の1H遅延線８００および８０１を、遅
延線８００の出力と遅延線８０１の入力との間に
別の信号処理装置を設けることなくCCD形式に
構成することは容易でない。

上述の可能な両方のCCD2Hくし型フイルタ装
置において、CCDのサンプルされたデータ形式
内で電荷パケツトの合成を行なうことは出来な
い。前述の米国特許第4096516号明細書の発明に
関して述べたように、アナログ信号の処理は遅延
線間、従つて遅延線内の電荷パケツト間に包絡線
遅延および振幅の不整合を導入する可能性があ
り、くし型フイルタの信号分離特性の低下をきた
す結果となる。

この発明の原理によれば、第８ｃ図は電荷減算
CCD遅延線2Hくし型フイルタを示す。2Hくし型
フイルタは、前述のCCD遅延線と実質的に同じ
ように構成され、動作する２個のCCD遅延線８
１８および８２１のみからなつている。

入力部分（図示せず）の後で、遅延線８１８内
の電荷パケツトは、遅延線８１８ａと８１８ｂと
の間で２つの等しい大きさの部分に分離される。
このようなCCD電荷の分割については先のセキ
ユーイン氏およびトンプセツト氏の著書“電荷転
送装置”の第61頁に示されている。遅延線８１８
ｂについては遅延量Ｎに相当するゲート数の後、
遅延線８１８ａについては遅延量2H＋Ｎに相当
するゲート数の後、各遅延線は結合されて遅延線
部分８１８ｃが形成され、こゝで電荷パケツトが
加算される。結合点でのこれらの遅延線間の遅延
量の差は正確に2H、すなわち2H＋Ｎ−Ｎとな
り、これらの遅延線部分は第８ａ図の1H遅延線
８００および８０１に相当し、また結合点は加算
合成器８０２に相当する。遅延量Ｍに相当するゲ
ート数の後、遅延線部分８１８ｃは２つの部分８
１８ｄおよび８１８ｅに分割され、こゝで電荷パ
ケツトは再び２個の等しい大きさの部分に分割さ
れる。

同様に入力部分（図示せず）および1H＋Ｍ＋
Ｎの遅延量に相当するゲート数の後、遅延線８２
１内の電荷パケツトは遅延線８２１ａと８２１ｂ
との間で２つの等しい大きさの部分に分割され
る。これらの遅延線部分内の電荷パケツトの等し
い大きさの部分は、遅延線部分８１８ｅおよび８
１８ｄから供給される電荷パケツトの対応する等
しい大きさの部分と合成され、浮動電極８２４と
８２９とによつて感知される。それによつて、第
７図に関して説明して電荷パケツトの合成と同様
にくし型濾波された色および輝度信号が形成され
る。

さらに詳しく言えば、遅延線部分８１８ｅおよ
び８２１ａは単相クロツクされ、遅延量Ｌに相当
するゲート数の後、結合されて遅延線部分８３０
が形成される。結合点において、各電荷パケツト
は1Hの相対遅延量｛すなわち（2H＋Ｌ＋Ｍ＋
Ｎ）−（1H＋Ｌ＋Ｍ＋Ｎ）＝1H｝を持ち、これは
第８ａ図の合成器８０３による加算合成と同様の
信号の加算合成に相当する。前述の遅延量Ｄに相
当するゲート数の後、第１図の電極２４に相当す
る浮動ゲート８２４は遅延線部分８３０に重畳し
ており、くし型濾波された輝度信号を感知する。

同様に遅延線部分８１８ｄおよび８２１ｂは遅
延量Ｌに相当するゲート数を有し、他の部分より
も1/2サイクル進んだ一部がずれた（スキユーさ
れた）タイミングで単相クロツクされる。従つ
て、第１図の電極２９と同様に浮動電極８２９に
おいて、その下を通過する電荷パケツトの減算組
合せがくし型濾波色信号の電極８２９によつて感
知される。従つて、電極８２９は第８ａ図の減算
合成器８０４に相当する。

別の実施例では、遅延線部分８１８ｅおよび８
２１ａの結合によつて与えられる加算合成は、第
７図の電極７２４と同様な遅延線部分８１８ｅと
８２１ａの双方と重畳する浮動電極を使用すると
によつても行なうことができる。さらに別の例と
して、遅延線部分８１８ｅ、８２１ａおよび８３
０を取除き、第８ｃ図の点線で示すように、遅延
線部分８１８ｄおよび８２１ｂの単相部分を延長
してもよい。浮動電極８２４が遅延線８１８ｄお
よび８２１ｂの両方の上に重畳しており、これに
よりくし型濾波された輝度信号を表わす加算合成
を行なうことができる。前述の遅延量Ｄに相当す
るゲート数が浮動電極８２４と８２９との間で維
持されていることは言う迄もない。

従つて、この発明の原理によれば、遅延線への
共通信号入力を有するCCD遅延線くし型フイル
タ・ビデオ信号分離回路を構成することができ、
それによつて入力回路に必様とする要件と複雑さ
を低減することができ、さらに外部のアナログ信
号処理回路を使用することなく遅延線の出力にビ
デオ入力信号のくし型濾波された輝度および色成
分を発生することができる。

以上、この発明の特定の実施例について説明し
たが、この発明の原理の範囲内でさらに別の実施
例が可能なことは言う迄もない。

例えば、クロツク信号の周波数は10.7MHzに限
定されず、例えば副搬送周波数の４倍、NTSC方
式の場合、14.3MHzでもよい。この場合、682 1/
２段の代りに910の遅延段によつて与えられる遅延
差を必要とする。整数段で必要な遅延を与えるク
ロツク信号を使用すると、合成ビデオ信号に応答
する単一入力をもつた信号−電荷入力結合構成を
電荷パケツトの発生用として使用することができ
る。入力構成として、遅延線、例えば第７図の遅
延線７１８および７２１、第８図の遅延線８１８
および８２１の入力に電荷パケツトを供給するた
めの電荷分割を使用することができる。

【図面の簡単な説明】

第１図および第１ａ図は、この発明の原理に従
つて構成されたCCDくし型フイルタ構成を、一
部をブロツク図の形で、他の部分を回路図の形で
示した図、第２図は第１図のCCD構成の一部の
電極構造を概略的な回路図の形で示した図、第３
図は第１図および第２図のCCD構成で使用され
るクロツク信号の波形を示す図、第４図ａ乃至ｆ
は第１図および第２図のCCD構成の一部の動作
を説明するのに有効な電位井戸を概略的に示した
図、第５図ａ乃至ｈは第１図および第２図の
CCD構成の他の部分の動作を説明するのに有効
な電位井戸の概略および波形を示した図、第６図
はこの発明の原理に従つて構成された第１図の
CCD構成の他の実施例を示す図、第７図はこの
発明の原理に従つて構成された第１図のCCD構
成の更に他の実施例を示す図、第８ａ図、第８ｂ
図および第８ｃ図はこの発明の原理に従つて構成
されたCCDくし型フイルタ構成の他の実施例に
関する構造、動作を説明する図である。０……第１のゲート、１８……第１の遅延線、
２２……第２の遅延線、２８……クロツク発生
器、３０……感知回路、３１……浮動ゲート、１
３４……第１の入力手段、２２４……第２の入力
手段。

Claims

【特許請求の範囲】１水平走査期間中、映像を表わす輝度および色
成分を含む合成ビデオ信号を処理するためのくし
型フイルタで、上記輝度および色成分は間挿関係
で周波数スペクトル中に配置され、上記色成分は
連続する水平期間の間で位相が交番しており、基体と、上記基体中に形成された第１のチヤンネルを含
む第１の遅延線と、上記基体中に形成された第２のチヤンネルを含
む第２の遅延線と、上記第１および第２のチヤンネルの双方の上に
重畳する浮動ゲートと、を含み、上記第１の遅延線はその第１のゲートと上記浮
動ゲートとの間の上記第１のチヤンネル上に重畳
する第１の数のゲートを含み、上記第２の遅延線はその第１のゲートと上記浮
動ゲートとの間の上記第２のチヤンネル上に重畳
する上記第１の数とは異なる第２の数のゲートを
含み、さらに、各々上記合成ビデオ信号に応答して、
上記合成ビデオ信号のサンプルを表わす電荷パケ
ツトを上記第１および第２のチヤンネルにそれぞ
れ供給するための第１および第２の手段と、上記第１および第２の遅延線の上記ゲートにク
ロツク信号を供給して、これらのゲートの下の電
荷パケツトを転送し、上記第１および第２の遅延
線の一方の電荷パケツトが上記浮動ゲートの下
に、上記第１および第２の遅延線の他方の浮動ゲ
ートに先行するゲートの下に到達する電荷パケツ
トに対して上記水平走査線期間の整数倍に等しい
大きさだけ時間的に遅延して到達するようにさせ
る手段と、上記クロツク信号に応答して上記浮動ゲートを
周期的に基準電位にクランプし、上記浮動ゲート
が上記基準電位にクランプされていないとき、上
記浮動ゲートの下の電荷パケツトと上記浮動ゲー
トに先行するゲートの下の電荷パケツトとの減算
合成を表わし、それによつて上記合成ビデオ信号
の上記色成分を表わす上記浮動ゲートにおける電
圧を感知する手段と、を含む上記合成ビデオ信号
処理用くし型フイルタ。