JPH0247939A

JPH0247939A - デジタル多重化装置のモジュール構造

Info

Publication number: JPH0247939A
Application number: JP19716388A
Authority: JP
Inventors: Shozo Shimada; 島田　庄蔵
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-08-09
Filing date: 1988-08-09
Publication date: 1990-02-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕デジタル多重化装置のモジュール構造に関し、モジュー
ルをコンパクトに構成し、高密度実装を図ると共に、取
扱いの容易なデジタル多重化装置のモジュール構造を得
ることを目的とし、第１の回路基板の一方の面の中央部
にマルチプレクサ用大型集積回路を実装すると共に他方
の面の周囲部にシールドケース付オシレータを配置し、
第２の回路基板の一方の面に回路を構成する小型部品を
実装すると共に他方の面の中央部にシールドケース付フ
ィルタを配置し、上記オシレータの中央部空間にフィル
タが入り込むよう第１、第２の回路基板をそれらの他方
の面どおし向かい合わせに相互に近接して平行に配置し
、更に第１、第２の回路基板の回路間を電気的に接続し
てモジュール基板上に直立させて接続搭載し金属ケース
で覆ってなることを特徴とするデジタル多重化装置のモ
ジュール構造を構成する。

〔産業上の利用分野〕

本発明は電子機器、通信機器等のモジュール構造、特に
デジタル多重化装置のモジュール構造に関する。

上記機器に使用する例えば１．５　ＭＨｚ帯である１次
群から４５ＭＨｚ帯の３次群に多重変換するデジタル多
重化装置（Ｍ１３型マルチプレクサ、または逆の分離化
装置デマルチプレクサ）は、加入者系のデジタル化（交
換局を通さずに小容量規模での直接通信）、大容量光伝
送路の導入等により需要が増加している。この種のデジ
タル多重化装置は、通常、低次群（即ち低周波数域を扱
う低速群）のユニットと、高次群（即ち高周波数域を扱
う高速群）のユニットに分けて扱われる。このように、
低次群と高次群を含むデジタル多重化装置は、低次群と
高次群の装置や部品が互いに電気的或いは機械的な干渉
を起こすことなく、高密度に実装して装置の小型化を図
ることが要求される。

〔従来の技術〕

第８図は従来のデジタル多重化装置（Ｍ１３型マルチプ
レクサ）を前面から見た外観図であり、同Ｍ１３型マル
チプレクサの１システムを構成するものである０図は規
格化されたシェルフ型筐体で、紙面の背面に延びており
背面のバックボードに対して前面からプリント板を挿入
しプラグイン接続し、その前面に前面板を取付けた状態
を示しである。

第８図のＡ部分は低次群（Ｍ１２−例えば１．５　ＭＨ
ｚ帯の１次、６　ＭＨｚ帯の２次変換）ユニットを示し
、縦実装されるプリント板パッケージ（第９図）を横方
向に並列に７枚の同一のパッケージで構成され、各１つ
のパッケージはそれぞれ４チヤンネル（Ｃ旧〜ＣＨ４，
ＣＨ５〜ＣＨ８，・・・）を構成し、１システムで合計
２８チヤンネルを構成する。１つのパッケージを配置す
る間隔、即ちパッケージのピッチをＴ（Ｔ＝１５．２４
　ｍ）で示している。このピッチＴは各プリント板パッ
ケージに搭載される部品の最大高さＨ（Ｈ＝８．５■■
）に応じた寸法が必要なことにより定めている。

第８図でＢ部分は予備の低次群パフケージ収容部であり
、Ｃ部分は高次群のプリント板パッケージが２板収容さ
れている。Ｄ部分は電源のパッケージ収容部で、電源は
二重化されて２つのパッケージからなる。Ｅ部分はコン
トロール部であって、制御用の操作部品、表示部品、ア
ラーム等とともに回路パンケージが収容されている。

低次群のプリント板パンケージの側面図を第９図に示す
。パッケージｌの基板はプリント板であり、前面側には
前面板に覗き測定器に接続される４個の弾器ジャック２
と、背面側に向ってそれぞれ４個のＢ／Ｕユニット３、
メカニカルフィルタ（ＦＩＬ）４、電圧制御オ゛シレー
タ（ＶＣＯ）　５が順次縦列に配置され、さらに１個の
ＬＳＩ　６が実装されている。

７はバックボードにプラグイン接続するプラグインコネ
クタ、８はパッケージ１をシェルフから引き出すための
梃子式の抜き具である。

〔発明が解決しようとする課題〕

第８図、第９図に示すように、１つの構成単位が１枚の
プリント板パッケージからなり、かつ７枚のパッケージ
で１つのシステムを構成する従来のデジタル多重化装置
では、実装効率を上げるためには各パッケージ間のピッ
チＴをできるだけ小さくすべきであるが、このピッチは
１つのパッケージに搭載する部品の最大高さによって定
まるという制限があるので、実装効率を上げることは困
難であった。また、低次群（Ｍ１２）用のみに７個の同
一のプリント板パッケージを要としていた。

そこで、本発明は、デジタル多重化装置における、例え
ば低次群（Ｍ１２−１次、２次変換）をモジュール化し
てコンパクトに構成し、高密度実装を図ると共に、取扱
いの容易なデジタル多重化装置のモジュール構造を得る
ことを目的とする。

〔課題を解決するための手段〕

第１の回路基板の一方の面の中央部にマルチプレクサ用
大型集積回路を実装すると共に他方の面の周囲部にシー
ルドケース付オシレータを配置し、第２の回路基板の一
方の面に回路を構成する小型部品を実装すると共に他方
の面の中央部にシールドケース付フィルタを配置し、上
記オシレータの中央部空間にフィルタが入り込むよう第
１、第２の回路基板をそれらの他方の面どおし向かい合
わせに相互に近接して平行に配置し、更に第１、第２の
回路基板の回路間を電気的に接続してモジュール基板上
に直立させて接続搭載し金属ケースで覆ってなることを
特徴とするデジタル多重化装置のモジュール構造を提供
される。

〔作　用〕

本発明によれば、互いに電気的・機械的に干渉を及ぼし
合わないシールドケース付オシレータとシールドケース
付フィルタとが互いに相手側基板の空き領域を形成して
配置されるので、金属ケース内の空間が有効に利用され
、実装効率が向上する。また、このようにして構成され
たモジュールを同一のプリント板に複数個搭載して１つ
のパッケージを構成することにより、従来、複数のプリ
ント板パッケージで１システムを構成していたちのを、
本発明では１枚のバフケージで１システムを構成するこ
とが可能である。

〔実施例〕

以下、添付図面を参照して本発明の実施例を詳細に説明
する。

第１図は本発明の実施例にかかるデジタル多重化装置の
１つのモジュール、即ち低次群（Ｍ１２−１次、２次変
換）モジュールのブロック図、及び第２図は同モジュー
ルを構成する２つの基板、即ちセラミック基板■と樹脂
基板■に実装する部品の配置図である。この実施例は、
例えばチャンネル単位に１．５　ＭＨｚ帯を用いる１次
群（低速）側の基板■として樹脂基板を使用し、多重化
して６ＭＨｚ帯を用いる２次群（高速）側の基板■とし
てセラミック基板を使用し、ｌモジュールで４チヤンネ
ルを構成する。

樹脂基板■は例えば板厚が１．６鰭程度のガラス繊維入
り・エポキシまたはテフロン樹脂製基板からなり、一方
の面（Ａ）には４チヤンネルの同一の回路Ｂ１０１〜Ｂ
／Ｕ４のブロックが単位毎に形成され、各回路領域には
種々のチップ部品ＳＭＤが実装される。他方の面（Ｂ）
の中央部には４個の同一のシールドケース付のメカニカ
ルフィルタＦＩＬＬ〜ＦＩＬ４がチャンネルに対応して
配置される。チップ部品ＳＭＤは表面がモールドされた
いわゆる表面実装部品であり、リード等を有しておらず
、従って基板のスルーホールを使用せずに基板表面の回
路パターンに半田等で直接実装されるものである。一方
、メカニカルフィルタＦＩＬＩ〜ＦＩＬ４は第３図に示
すように外側を金属製シールドケース１０で覆われたシ
ールド部品で、複数のリード１１〜１４を有する。従っ
て、基板のスルーホール１５を使用してＡ面の回路に接
続実装される。樹脂基板■のＡ面の中央部（メカニカル
フィルタの反対側）にはチップ部品ＳＭＤやパターン以
外のものはないので、メカニカルフィルタＦＩＬＩ〜Ｆ
ＩＬ４は他の部品に妨げられることなくスルーホール１
５を利用して実装できる。なお、チップ部品ＳＭＤはメ
カニカルフィルタを実装するためのスルーホール１５以
外の領域に適切に配置することができる。

セラミック基板Ｉは例えば板厚が０．８ｍｍ程度で、一
方の面（Ａ）の中央部に１個のマルチプレクサ用大型集
積回路ＬＳＩが実装され、他方の面（Ｂ）の周囲部には
４個の電圧制御オシレータＶＣＯＩ〜ＶＣＯ４が各々角
部分に位置するように配置される。大型集積回路ＬＳＩ
　もチップ部品であり、リードを有しておらず、従って
基板のスルーホールを使用せずに半田等で直接基板上の
回路パターンに実装される。

一方、シールドケース付電圧制御オシレータＶＣＯＩ〜
ＶＣＯ４は、メカニカルフィルタと同様、第３図に示す
ように外側を金属製シールドケース１０で覆われたシー
ルド部品で、複数のリード１１〜１４を有する。従って
、反対側の大型集積回路ＬＳＩを避けた周辺部の位置に
基板のスルーホール１６を利用してＡ面の回路に接続実
装される。なお、セラミック基板ｒのＡ面の大型集積回
路ＬＳＩの周囲にも種々のチップ部品ＳＭＤが配置され
ている。

第３図は前述のメカニカルフィルタＦＩＬＬ−ＦＩＬ４
又は電圧制御オシレータＶＣＯＩ〜ＶＣＯ４を示すもの
で、ＩＯはシールド用の金属ケース、１１−１４はリー
ドで、例えば１１は入力用、１２は出力用、１３は接地
用として使用され、基板■、■に実装後は、各基板Ｉ、
■の回路の信号、電源パターンやグランドパターン（図
示せず）に接続される。このようなリード部品は全て同
一のサイズ、例えば２０Ｘ２０Ｘ１０　（高さ）ｆｌと
することができるが、他の表面実装用のチップ部品ＳＭ
Ｄと比べるとかなり大きく、かつ高さもある。

そこで、メカニカルフィルタＦＩＬＬ〜ＦＩＬ４と電圧
制御オシレータｖｃｏｉ〜ＶＣＯ４は、第４図に示すよ
うに、基板■、■を双方の８面どおしを内側に向けて、
例えば間隔を１２〜１３＋ｎ程度開けて平行に配置した
とき、互いの空間に入り込みかつ干渉しないように配列
しである。

第４図は実施例のモジュールの断面図、第５図は基板■
、■の接続を示す図、第６図は実施例のモジュールの組
立状態の分解斜視図である。基板■、■の回路、即ち２
次群（高速）側の回路と１次群（低速）側の回路との間
は硬質の接続リードピン２０にて接続される。また、第
１図におけるチャンネルＣＩＡ及びＣＩＩＢとの間は硬
質の入出力り一ドビン２１で接続される。これらの入出
力リード２１は基板■上のパターン２２を介してフレキ
シブルプリント板挿入穴２３に接続され、フレキシブル
プリント板２４を介してモジュール基板であるコネクタ
ハウジング２５の端子２６に接続される。そして、基板
■、■はモジュール基板に取着される金属ケース３０で
覆われ、例えば、幅２０ｍ１＋、長さ１００鰭、高さ４
４龍の大きさのモジュール４０に構成される。

第７図は上記のように構成したモジュール４０を複数個
、例えば７個をプリント板パッケージ５０に垂直に実装
して、１システム２８チヤンネルのデジタル多重化装置
を構成したものである。このプリント板パッケージ５０
は例えば２２０　ｘ２３０　ａｍの第９図の従来とほぼ
同じ大きさである。プリント板パッケージ上の空き領域
は本発明のモジュール４０からさらに３次群の多重化す
るための高次群主信号部や高次群スイッチ（ＳＷ）部等
の回路が分けて実装され１システムが構成される。また
、１システム分のモジュール化された電源も実装される
。このパフケージ５０はシェルフ（図示せず）に挿入・
プラグイン実装される。なお、第７図において、５１は
パッケージ５０を挿入したときシェルフ側マザーボード
（図示せず）に嵌合するコネクタ、５２はシェルフ（図
示せず）への挿脱を容易にする梃子式の抜き具、５３は
パンケージ５０に設けられモジュール４０をプラグイン
接続しねじ止め固定するための台座である。なお、上記
実施例では、４チヤンネルのモジュール４０を７個パッ
ケージ５０上に搭載しているが、１モジユールあたりの
チャンネル数や１パツケージに搭載するモジュール数は
多重化装置の仕様に合わせて適宜選択しうろことはいう
までもない。

パッケージ５０は、第８図に示した従来のＡ、Ｂ、Ｃ，
Ｄ部分の機能を具えている。従って該Ａ−Ｄ部分のスペ
ースにピッチを５０鶴として実装することにより多数シ
ステムを１シエルフに搭載実装することができる。この
ことは極めて高密度実装が可能となったことを意味する
。

〔発明の効果〕

以上に説明したような、本発明によれば、デジタル多重
化装置のモジュールをコンパクトにかつ高密度に構成す
ることができる。例えば、第８図に示した従来のＭ１２
型デジタル多重化装置と比較すると、従来は１モジユー
ルを１つのプリント板パッケージで構成し、■パッケー
ジあたりシェルフの幅Ｔが１５．２４龍、必要であり、
７パツケージ実装するには７倍の約１００鶴必要である
が、本発明の実施例では、７パツケ一ジ分を１つのパッ
ケージに実装することができ、１つのパンケージ分はモ
ジュール４０の高さに相当する４４ｍ−強しか必要とし
ないため、１システムのＭ１２型デジタル多重化装置を
構成するためのスペースが少なくて済み、高密度化を達
成できる。また、パッケージ５０に実装された１システ
ムごとにシェルフに挿脱しうるので、取扱が容易となる
。また、本発明では、１モジユールにつき１次群側と２
次群側とを２つの基板Ｉ、■に分は基板間を離間させ回
路パターンＡ面側をシールドケース４０に接近させたの
で、信号の漏話も起こしに＜＜、特性劣化のない高性能
なデジタル多重化装置が得られる。８面を要部以外全面
アースパターンとすればさらに良いものとなる。本発明
の基板は、樹脂基板、セラミック基板に限らず任意の組
合せで実施し得る。

【図面の簡単な説明】

第１図は本発明の実施例に係るデジタル多重化装置の１
つのモジュールのブロック図、第２図は同モジュールを
構成する２つの基板上の部品の配置図、第３図はメカニ
カルフィルタや電圧制御用オシレータのようなシールド
ケース付リード部品の斜視図、第４図は実施例のモジュ
ールの断面図、第５図はモジュールを構成する２つの基
板Ｉ、■の接続を示す図、第６図は実施例のモジュール
の組立状態とした分解斜視図、第７図は実施例のモジュ
ールを使用したデジタル多重化装置を示す図、第８図は
従来のデジタル多重化装置を前面から見た図、第９図は
従来の低次群パンケージの側面図である。 ■・・・セラミック基板（第１の回路基板）、■・・・
樹脂基板（第２図の回路基板）、ＬＳＩ・・・マルチプ
レクサ用大型集積回路、ＩＬＬ・・・シールドケース付
メカニカルフィルタ、ｖＣＯ・・・シールドケース付電
圧制御用オシレータ、ＳＭＤ・・・チップ部品、　ｌＯ
・・・金属製シールドケース、■１〜１４・・・リード
、　　１５．１６・・・スルーホール、２０・・・接続
リードピン、２１・・・入力用リードビン、２２・・・
パターン、２３・・・フレキシブルプリント板挿入穴、２４・・・
フレキシブルプリント板、２５・・・コンタクトハウジング、２６・・・端子、　　　　　３０・・・金属ケース、４
０・・・モジュール、５０・・・パッケージ。実施例のモジュールの断面図第４図基板１．［１の接続第５図モノニルの分解図第図＋１７ＣＯ・・・電圧制御用オシレタ４０山モノエ５０・・・パノケノ従来の多重化装置の前面図第囚

Claims

【特許請求の範囲】

１、第１の回路基板（ I ）の一方の面（Ａ）の中央部
にマルチプレクサ用大型集積回路（ＬＳＩ）を実装する
と共に他方の面（Ｂ）の周囲部にシールドケース付オシ
レータ（ＶＣ＠Ｏ＠）を配置し、第２の回路基板（II）
の一方の面（Ａ）に回路を構成する小型部品（ＳＭＤ）
を実装すると共に他方の面（Ｂ）の中央部にシールドケ
ース付フィルタ（ＦＩＬ）を配置し、上記オシレータ（
ＶＣ＠Ｏ＠）の中央部空間にフィルタ（ＦＩＬ）が入り
込むよう第１、第２の回路基板をそれらの他方の面（Ｂ
）どおし向かい合わせに相互に近接して平行に配置し、
更に第１、第２の回路基板の回路間を電気的に接続して
モジュール基板（２５）上に直立させて接続搭載し金属
ケース（３０）で覆ってなることを特徴とするデジタル
多重化装置のモジュール構造。