JPH0248735A - High speed overlay system for program - Google Patents

High speed overlay system for program

Info

Publication number
JPH0248735A
JPH0248735A JP19948588A JP19948588A JPH0248735A JP H0248735 A JPH0248735 A JP H0248735A JP 19948588 A JP19948588 A JP 19948588A JP 19948588 A JP19948588 A JP 19948588A JP H0248735 A JPH0248735 A JP H0248735A
Authority
JP
Japan
Prior art keywords
bank
program
memory
banks
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19948588A
Other languages
Japanese (ja)
Inventor
Kaoru Fukuda
福田 かおる
Akira Sakurai
明 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Telecom System Ltd
Original Assignee
NEC Corp
NEC Telecom System Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Telecom System Ltd filed Critical NEC Corp
Priority to JP19948588A priority Critical patent/JPH0248735A/en
Publication of JPH0248735A publication Critical patent/JPH0248735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE:To easily execute program overlay at a high speed by previously loading programs on plural bank memories and transferring only a necessary part between the bank memories by means of direct memory access. CONSTITUTION:The bank memories exist in the center part of a main storage memory, and there are six banks 1-6. CPU can access to only non-bank parts 7 and 8 and the bank memory 1 and it can access to the memory banks 2-6 by the switching of the banks. Namely, the program required at the time of executing the program are transferred to the bank 1 from the banks 2-6 after all the programs are loaded as an initial processing. Thus, program overlay can be executed at a considerably higher speed compared to overlay from an auxiliary storage device.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプログラムオーバレイを行ウシステムlこ関し
、特にプログラム全体がインターフェースをとる必要が
あるとともに、高速に動作する必要のあるシステムに関
する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a system for performing program overlay, and more particularly to a system in which the entire program must interface and which must operate at high speed.

(従来の技術) 従来、このようにプログラムが主記憶装置に格納しきれ
ない場合には、補助記憶装置からオーバレイを行う第1
の方式か、あるいは予め複数のパンクメそりにプログラ
ムをロードしておき、パンクの切替えを行う第2の方式
によりアクセスを行う方法が公知である。
(Prior Art) Conventionally, when a program cannot be stored in the main memory as described above, the first program is overlayed from the auxiliary memory.
A method is known in which access is performed by one method or a second method in which a program is loaded in advance into a plurality of punctures and the punctures are switched.

(発明が屏決しようとする課題) 上述し九従来の第1の方式では、磁気ディスクなどの補
助記憶装置よりプログラムを読出す九め入出力処理が必
要となり、オーバレイの完了まで長時間がかかると云う
欠点がある。いっぽう、従来の第2の方式では各バンク
メモリは独立゛している九め、異なるバンクメモリのプ
四グラム間でインターフェースをとpながら動作させる
ことができないと云う欠点がある。
(Problems to be solved by the invention) The first conventional method described above requires input/output processing to read the program from an auxiliary storage device such as a magnetic disk, and it takes a long time to complete the overlay. There is a drawback. On the other hand, in the second conventional method, each bank memory is independent, and there is a drawback in that it is not possible to operate while maintaining an interface between four groups of different bank memories.

本発明の目的は、予め複数のバンクメモリにプログラム
をロードしておき、ダイレクトメモリアクセスで必要部
分のみをバンクメモリ間で転送することにより上記欠点
を除去し、容易にプログラムオーバレイを行うことがで
きるよりに構成し几プログラムの高速オーバレイ方式ヲ
提供することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks by loading a program into multiple bank memories in advance and transferring only the necessary portions between the bank memories using direct memory access, thereby making it possible to easily perform program overlay. The object of the present invention is to provide a high-speed overlay method for structured programs.

(課題を解決するtめの手段) 本発明によるプログラムの高速オーバレイ方式は、プロ
グラムを格納するために順番付けされた第1〜第Nのバ
ンクメモリと、非バンク部とを具備し、第1のバンクメ
モリのプログラムの他に第2以降のバンクメモリからプ
ログラムを第1のバンクメモリへ転送してアクセスする
ことができるように構成したものである。
(Tth Means for Solving the Problems) A high-speed program overlay method according to the present invention includes first to Nth bank memories arranged in order to store programs, and a non-bank part, In addition to the programs in the first bank memory, programs from the second and subsequent bank memories can be transferred to and accessed from the first bank memory.

(実 施例) 次に1本発明について図面を参照して説明する。(Example) Next, one embodiment of the present invention will be explained with reference to the drawings.

第1図は1本発明によるプログラムの高速オーバレイ方
式の一実施例を示す説明図である。
FIG. 1 is an explanatory diagram showing an embodiment of a high-speed program overlay method according to the present invention.

本実施例では主記憶メモリの中央部分がバンクメモリに
なってお5.1〜6の6個のバンクが存在する。CPU
が独立にアクセスできるのハ、非バンク部7,8と、バ
ンクメモリ1だけであるが、バンクの切替えによりメそ
りバンク2〜6もアクセスすることができる。
In this embodiment, the central part of the main memory is a bank memory, and there are six banks 5.1 to 6. CPU
Although only the non-bank portions 7 and 8 and the bank memory 1 can be accessed independently, by switching banks, it is also possible to access mesori banks 2 to 6.

初期処理として全プログラムをロードした後。After loading all programs as initial processing.

プログラムの実行時に必要となつ念プログラムをバンク
2〜6よりバンク1に転送する。
A memory program required when executing a program is transferred from banks 2 to 6 to bank 1.

第2図の実施例では、(a)は初期状態を示す。In the embodiment of FIG. 2, (a) shows the initial state.

第2図(1)に示す初期状態においては、システムはバ
ンク1のプログラムのみで動作する。その後、第2図伽
)に示すようにバンク2より一部のプログラムがバンク
1に転送され、バンク1゜2の両内容でシステムは動作
する。
In the initial state shown in FIG. 2(1), the system operates only with the programs in bank 1. Thereafter, as shown in FIG. 2, part of the program is transferred from bank 2 to bank 1, and the system operates with the contents of both banks 1 and 2.

第2図(C) 、 (d)では、それぞれバンク3,4
の内容の一部がバンク1に転送される。
In Figures 2(C) and (d), banks 3 and 4, respectively.
A portion of the contents of is transferred to bank 1.

このようにして、相異なるバンクメモリの内容を必要な
部分のみに限ってバンク1に集めることができるので、
バンク1〜6が相互にインターフェースをとりながらシ
ステムが動作をすることは可能である。
In this way, only the necessary parts of the contents of different bank memories can be collected in bank 1.
It is possible for the system to operate with banks 1-6 interfacing with each other.

(発明の効果) 以上説明しtように本発明は、プログラムをバンクメモ
リからダイレクトメモリ転送することによ5.補助記憶
装置からのオーバレイよりも極めて高速にプログラムオ
ーバレイヲ行つことが可能である。
(Effects of the Invention) As explained above, the present invention provides 5. direct memory transfer of a program from a bank memory. Program overlays can be performed much faster than overlays from auxiliary storage.

ま危、バンクメモリの内容を分割し、一部分のみを転送
するので、各プログラム間でインターフェースを自由に
とることが可能である。
However, since the contents of the bank memory are divided and only a portion is transferred, it is possible to freely interface between each program.

また、プログラムの配量方法は、補助記憶装置からのオ
ーバレイ方式と同一であるので、バンクメモリにもプロ
グラムが格納できない場合には、高速化する必要のない
プログラムを補助記憶装置に格納し、そこから通常のオ
ーバレイを行うことができると云う効果がある。
Additionally, the program allocation method is the same as the overlay method from the auxiliary storage device, so if the program cannot be stored in the bank memory, programs that do not need to be accelerated can be stored in the auxiliary storage device. This has the effect of allowing normal overlay to be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は1本発明によるプログラムの高速オーバレイ方
式の一実施例を示す説明図である。 第2図は、第1図に示すプログラムの高速オーバレイ方
式の動作を示す説明図である。 1〜6・・・バンクメモリ 7.8・・・非バンク部特
許出願人  日本電気株式会社 同 上  日本電気テレコムシステム株式会社代理人 
弁理士 井 ノ  ロ     壽7  図 22図 (a) (b) (C) (d)
FIG. 1 is an explanatory diagram showing an embodiment of a high-speed program overlay method according to the present invention. FIG. 2 is an explanatory diagram showing the operation of the program shown in FIG. 1 in a high-speed overlay method. 1 to 6... Bank memory 7.8... Non-bank patent applicant NEC Corporation Same as above Agent of NEC Telecom System Co., Ltd.
Patent Attorney Hisashi Inoro 7 Figure 22 (a) (b) (C) (d)

Claims (1)

【特許請求の範囲】[Claims]  プログラムを格納するために順番付けされた第1〜第
Nのバンクメモリと、非バンク部とを具備し、前記第1
のバンクメモリのプログラムの他に前記第2以降のバン
クメモリからプログラムを前記第1のバンクメモリへ転
送してアクセスすることができるように構成したことを
特徴とするプログラムの高速オーバレイ方式。
The first to Nth bank memories are arranged in order to store programs, and a non-bank part is provided.
1. A high-speed program overlay system, characterized in that, in addition to the program in the bank memory, programs from the second and subsequent bank memories can be transferred to and accessed from the first bank memory.
JP19948588A 1988-08-10 1988-08-10 High speed overlay system for program Pending JPH0248735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19948588A JPH0248735A (en) 1988-08-10 1988-08-10 High speed overlay system for program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19948588A JPH0248735A (en) 1988-08-10 1988-08-10 High speed overlay system for program

Publications (1)

Publication Number Publication Date
JPH0248735A true JPH0248735A (en) 1990-02-19

Family

ID=16408592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19948588A Pending JPH0248735A (en) 1988-08-10 1988-08-10 High speed overlay system for program

Country Status (1)

Country Link
JP (1) JPH0248735A (en)

Similar Documents

Publication Publication Date Title
US4412303A (en) Array processor architecture
US3815095A (en) General-purpose array processor
JPS6027964A (en) Memory access control circuit
GB1353995A (en) Data processing system
JPS6145272B2 (en)
JPH02100737A (en) Data transfer controller
JPH0248735A (en) High speed overlay system for program
JPS58225443A (en) High-speed data processor
US6199143B1 (en) Computing system with fast data transfer of CPU state related information
JPS5919290A (en) shared memory system
JPS6122830B2 (en)
JPH0395916A (en) Method and apparatus for transferring of exposure data
JPS6269321A (en) Process switching system
US6687803B1 (en) Processor architecture and a method of processing
JPS6232497B2 (en)
JPH0397035A (en) Storage means configuration method
JPS60205647A (en) Data processor
JPS6343784B2 (en)
JPS61217868A (en) Access control system of vector data
JPH0296265A (en) Parallel processor controlling system
JPS63198144A (en) Direct memory access control system in multi-port memory
JPH01243120A (en) firmware control device
JPH02100739A (en) Data transfer controlling system
JPS61198344A (en) Block data writing system
JPS61260344A (en) Input and output processor