JPH0248735A - ブログラムの高速オーバレイ方式 - Google Patents
ブログラムの高速オーバレイ方式Info
- Publication number
- JPH0248735A JPH0248735A JP19948588A JP19948588A JPH0248735A JP H0248735 A JPH0248735 A JP H0248735A JP 19948588 A JP19948588 A JP 19948588A JP 19948588 A JP19948588 A JP 19948588A JP H0248735 A JPH0248735 A JP H0248735A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- program
- memory
- banks
- overlay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はプログラムオーバレイを行ウシステムｌこ関し
、特にプログラム全体がインターフェースをとる必要が
あるとともに、高速に動作する必要のあるシステムに関
する。
、特にプログラム全体がインターフェースをとる必要が
あるとともに、高速に動作する必要のあるシステムに関
する。
（従来の技術）
従来、このようにプログラムが主記憶装置に格納しきれ
ない場合には、補助記憶装置からオーバレイを行う第１
の方式か、あるいは予め複数のパンクメそりにプログラ
ムをロードしておき、パンクの切替えを行う第２の方式
によりアクセスを行う方法が公知である。
ない場合には、補助記憶装置からオーバレイを行う第１
の方式か、あるいは予め複数のパンクメそりにプログラ
ムをロードしておき、パンクの切替えを行う第２の方式
によりアクセスを行う方法が公知である。
（発明が屏決しようとする課題）
上述し九従来の第１の方式では、磁気ディスクなどの補
助記憶装置よりプログラムを読出す九め入出力処理が必
要となり、オーバレイの完了まで長時間がかかると云う
欠点がある。いっぽう、従来の第２の方式では各バンク
メモリは独立゛している九め、異なるバンクメモリのプ
四グラム間でインターフェースをとｐながら動作させる
ことができないと云う欠点がある。
助記憶装置よりプログラムを読出す九め入出力処理が必
要となり、オーバレイの完了まで長時間がかかると云う
欠点がある。いっぽう、従来の第２の方式では各バンク
メモリは独立゛している九め、異なるバンクメモリのプ
四グラム間でインターフェースをとｐながら動作させる
ことができないと云う欠点がある。
本発明の目的は、予め複数のバンクメモリにプログラム
をロードしておき、ダイレクトメモリアクセスで必要部
分のみをバンクメモリ間で転送することにより上記欠点
を除去し、容易にプログラムオーバレイを行うことがで
きるよりに構成し几プログラムの高速オーバレイ方式ヲ
提供することにある。
をロードしておき、ダイレクトメモリアクセスで必要部
分のみをバンクメモリ間で転送することにより上記欠点
を除去し、容易にプログラムオーバレイを行うことがで
きるよりに構成し几プログラムの高速オーバレイ方式ヲ
提供することにある。
（課題を解決するｔめの手段）
本発明によるプログラムの高速オーバレイ方式は、プロ
グラムを格納するために順番付けされた第１〜第Ｎのバ
ンクメモリと、非バンク部とを具備し、第１のバンクメ
モリのプログラムの他に第２以降のバンクメモリからプ
ログラムを第１のバンクメモリへ転送してアクセスする
ことができるように構成したものである。
グラムを格納するために順番付けされた第１〜第Ｎのバ
ンクメモリと、非バンク部とを具備し、第１のバンクメ
モリのプログラムの他に第２以降のバンクメモリからプ
ログラムを第１のバンクメモリへ転送してアクセスする
ことができるように構成したものである。
（実 施例）
次に１本発明について図面を参照して説明する。
第１図は１本発明によるプログラムの高速オーバレイ方
式の一実施例を示す説明図である。
式の一実施例を示す説明図である。
本実施例では主記憶メモリの中央部分がバンクメモリに
なってお５．１〜６の６個のバンクが存在する。ＣＰＵ
が独立にアクセスできるのハ、非バンク部７，８と、バ
ンクメモリ１だけであるが、バンクの切替えによりメそ
りバンク２〜６もアクセスすることができる。
なってお５．１〜６の６個のバンクが存在する。ＣＰＵ
が独立にアクセスできるのハ、非バンク部７，８と、バ
ンクメモリ１だけであるが、バンクの切替えによりメそ
りバンク２〜６もアクセスすることができる。
初期処理として全プログラムをロードした後。
プログラムの実行時に必要となつ念プログラムをバンク
２〜６よりバンク１に転送する。
２〜６よりバンク１に転送する。
第２図の実施例では、（ａ）は初期状態を示す。
第２図（１）に示す初期状態においては、システムはバ
ンク１のプログラムのみで動作する。その後、第２図伽
）に示すようにバンク２より一部のプログラムがバンク
１に転送され、バンク１゜２の両内容でシステムは動作
する。
ンク１のプログラムのみで動作する。その後、第２図伽
）に示すようにバンク２より一部のプログラムがバンク
１に転送され、バンク１゜２の両内容でシステムは動作
する。
第２図（Ｃ） 、 （ｄ）では、それぞれバンク３，４
の内容の一部がバンク１に転送される。
の内容の一部がバンク１に転送される。
このようにして、相異なるバンクメモリの内容を必要な
部分のみに限ってバンク１に集めることができるので、
バンク１〜６が相互にインターフェースをとりながらシ
ステムが動作をすることは可能である。
部分のみに限ってバンク１に集めることができるので、
バンク１〜６が相互にインターフェースをとりながらシ
ステムが動作をすることは可能である。
（発明の効果）
以上説明しｔように本発明は、プログラムをバンクメモ
リからダイレクトメモリ転送することによ５．補助記憶
装置からのオーバレイよりも極めて高速にプログラムオ
ーバレイヲ行つことが可能である。
リからダイレクトメモリ転送することによ５．補助記憶
装置からのオーバレイよりも極めて高速にプログラムオ
ーバレイヲ行つことが可能である。
ま危、バンクメモリの内容を分割し、一部分のみを転送
するので、各プログラム間でインターフェースを自由に
とることが可能である。
するので、各プログラム間でインターフェースを自由に
とることが可能である。
また、プログラムの配量方法は、補助記憶装置からのオ
ーバレイ方式と同一であるので、バンクメモリにもプロ
グラムが格納できない場合には、高速化する必要のない
プログラムを補助記憶装置に格納し、そこから通常のオ
ーバレイを行うことができると云う効果がある。
ーバレイ方式と同一であるので、バンクメモリにもプロ
グラムが格納できない場合には、高速化する必要のない
プログラムを補助記憶装置に格納し、そこから通常のオ
ーバレイを行うことができると云う効果がある。
第１図は１本発明によるプログラムの高速オーバレイ方
式の一実施例を示す説明図である。 第２図は、第１図に示すプログラムの高速オーバレイ方
式の動作を示す説明図である。 １〜６・・・バンクメモリ ７．８・・・非バンク部特
許出願人 日本電気株式会社 同 上 日本電気テレコムシステム株式会社代理人
弁理士 井 ノ ロ 壽７ 図 ２２図 （ａ） （ｂ） （Ｃ） （ｄ）
式の一実施例を示す説明図である。 第２図は、第１図に示すプログラムの高速オーバレイ方
式の動作を示す説明図である。 １〜６・・・バンクメモリ ７．８・・・非バンク部特
許出願人 日本電気株式会社 同 上 日本電気テレコムシステム株式会社代理人
弁理士 井 ノ ロ 壽７ 図 ２２図 （ａ） （ｂ） （Ｃ） （ｄ）
Claims (1)
- プログラムを格納するために順番付けされた第１〜第
Ｎのバンクメモリと、非バンク部とを具備し、前記第１
のバンクメモリのプログラムの他に前記第２以降のバン
クメモリからプログラムを前記第１のバンクメモリへ転
送してアクセスすることができるように構成したことを
特徴とするプログラムの高速オーバレイ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19948588A JPH0248735A (ja) | 1988-08-10 | 1988-08-10 | ブログラムの高速オーバレイ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19948588A JPH0248735A (ja) | 1988-08-10 | 1988-08-10 | ブログラムの高速オーバレイ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0248735A true JPH0248735A (ja) | 1990-02-19 |
Family
ID=16408592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19948588A Pending JPH0248735A (ja) | 1988-08-10 | 1988-08-10 | ブログラムの高速オーバレイ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248735A (ja) |
-
1988
- 1988-08-10 JP JP19948588A patent/JPH0248735A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412303A (en) | Array processor architecture | |
| GB1353995A (en) | Data processing system | |
| JPS6145272B2 (ja) | ||
| JPH0248735A (ja) | ブログラムの高速オーバレイ方式 | |
| JPS58225443A (ja) | 高速デ−タ処理装置 | |
| US6199143B1 (en) | Computing system with fast data transfer of CPU state related information | |
| JPS5919290A (ja) | 共用メモリシステム | |
| JPS6122830B2 (ja) | ||
| JPH0395916A (ja) | 露光データ転送方法および転送装置 | |
| US11138011B2 (en) | Device, data-processing chain and context-switching method | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPS6232497B2 (ja) | ||
| JPH0397035A (ja) | 記憶手段構成方式 | |
| JPS60205647A (ja) | デ−タ処理装置 | |
| JPS6343784B2 (ja) | ||
| JPH0216651A (ja) | ディスクキャッシュ制御方式 | |
| JPS61217868A (ja) | ベクトルデ−タアクセス制御方式 | |
| JPH0296265A (ja) | 並列プロセッサ制御方式 | |
| JPS63198144A (ja) | マルチポ−トメモリにおけるダイレクトメモリアクセス制御方式 | |
| JPH01243120A (ja) | ファームウェア制御装置 | |
| JPH02224041A (ja) | キャッシュメモリ制御回路 | |
| JPH02129724A (ja) | プログラム実行方式 | |
| JPS61260344A (ja) | 入出力処理装置 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS6059620B2 (ja) | 命令制御方式 |