JPH0248742A - 論理シミュレーション装置 - Google Patents

論理シミュレーション装置

Info

Publication number
JPH0248742A
JPH0248742A JP63198809A JP19880988A JPH0248742A JP H0248742 A JPH0248742 A JP H0248742A JP 63198809 A JP63198809 A JP 63198809A JP 19880988 A JP19880988 A JP 19880988A JP H0248742 A JPH0248742 A JP H0248742A
Authority
JP
Japan
Prior art keywords
simulation
simulator
logic
setting
simulators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63198809A
Other languages
English (en)
Inventor
Kiyouko Narutomo
成友 京子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63198809A priority Critical patent/JPH0248742A/ja
Publication of JPH0248742A publication Critical patent/JPH0248742A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータにおける論理シミュレーション
に関するものである。
〔従来の技術〕
従来、論理シミュレータを用いた論理シミュレーション
装置Jd:、、複aの論理シミュレーションを用いるこ
とな(、T&D走行シミュレーションにおけるモニタ処
理、前処理、及び被試験命令実行部分の全てを単独の論
理シミュレータを用いて行なっている。
〔発明が解決しよりとする課題〕
しかしながら従来の論理シミュレーション装置は、実際
のシミュレーションにおいて実行時間の大部分を費して
いるモニタ処理、前処理、及び後処理部分について被試
験命令実行部分と同一の論理シミュレータを用いている
ため、一定時間内に実行できるテストプログラム数が限
定されてしまうという欠点がある。
〔課題を解決するための手段〕
本発明に係る論理シミュレーション装置は、独立した複
数の論理シミュレータを用いて同一シミニレ−ジョン対
象回路を各々論理シミュレータに合うようにモデル化し
てシミュレーションするシミュレーション手段と、この
複数の論理シミュレータのシミュレータョ/を停止また
は開始させる指示手段と、複数の論理シミュレータの内
、所定の論理シミュレータにおけるシミュレーションを
別のシミュレータで再開するために必要なデータを取得
する取得手段と、この取得手段のデータを別ノシミュレ
ータ上のシミュレータモデルへ設定する設定手段とを備
えている。
〔作用〕
複数の論理シミュレータは、1つのシミュレーション対
象回路の各処理内容を分担してシミュレーションを行な
う。
〔実施例〕
以下本発明の詳細な説明する。図は本発明に係る一実施
例を示した論理シミュレーシツ/装置のブロック図であ
る0図において、1はシミュレーション対象回路にあた
るシミュレーションモデル、2はT&D走行シミュレー
ションにおけるモニタ処理、前処理、及び後処理部分を
シミュレーションスル機能レベルシごユレータ3 トM
試験命令実行部分tシミュレーシ、ヨンするゲートレベ
ルシミュータータ4とからなるシミュレーション手段に
あたるシミュレーション部、5は取得手段にあたるデー
タ取得部、Bは設定手段にあたるデータ設定部、TF!
、機能レベルシミュレータ3とゲートレベルシミュレー
タ4との間でシミュレーション上必要なデータを受は渡
しをする際の乗り移り情報、8は機能レベルシミュレー
タ3またはゲートレベルシミュレータ4の実行開始また
は実行停止の指示を行カう指示手段にあたるシミュレー
ション開始停止部、9はシミュレーション結果である0 次に1論理シ電ユレーシ″J/装置の動作を説明スル。
マス、シミュレーション部2はシミュレーションモデル
1を入力し、機能レベルシミュレータ3及びゲートレベ
ルシミュレータ4に各々送出する。次に1機能レベルシ
ミュレータ3のT&Dのシミュレーションにおいてモニ
タ処理、前処理を行なう。そして、このテ&Dのシ電エ
レーシ冒ン終了後、シミュレーション開始停止部8は機
能レベルシミュレータ3を停止する。次に1デ一タ取得
部5は論理シミュレータ間で必要なデータを受は渡しす
る際の乗り移り情報7を用いて必要なデータを取得する
。そして、データ設定部6はデータ取得部5より取得さ
れたデータを乗り移り情報2を用いてゲートレベルシミ
ュレータ4に受は渡す。次に1シミユレ一シヨン開始停
止部8はゲートレベルシミュレータ4に実行開始を指示
スルと共に、必要に応じシミュレーション結果をゲート
レベルシミュレータ4より出力させる。そして、ケ−)
レベルシミュレータ4のシミュレーション終了と同時に
必要なデータをゲートレベルシミュレータ4から機能レ
ベルシミュレータ3に受は渡し、後処理を行なう。
このように本実施例における論理シミュレーション装置
は、最初に機能レベルにおけるシミュレーションを行な
った後、機能レベルより詳細なゲートシミュレーション
を行なうため、シミュレーション対象回路を効率よくシ
ミュレーションを行なうことができる。これにより、シ
ミュレーション処理時間を短縮することができ一定時間
内に所望のテストプログラム数を処理することが可能と
なる。
〔発明の効果〕
以上説明したように本発明は、独立した複数の論理シミ
ュレータを用いて同一シミュレーション対象回路を各々
論理シミュレータに合うようにモデル化シてシミュレー
ションするシミュレーション手段と、この複数の論理シ
ミュレータのシミュレーションを開始または停止させる
指示手段と、複数の論理シミュレータの内、所定の論理
シミュレータにおケルシミュレーションヲ別のシミュレ
ータで再開する九めに必要なデータを取得する取得手段
と、この取得手段のデータを別のシミュレータ上のシミ
ュレータモデルへ設定する設定手段とを備えているため
、シミュレーション対象回路のシミュレーション効率を
向上させることができる。これにより、シミュレーショ
ン処理時間を短縮することができ一定時間内に所望のテ
ストプログラム数を処理することができる。
【図面の簡単な説明】
図は本発明に係る一実施例を示した論理シミュレーショ
ン装置のブロック図である。 1・・・・シミュレーションモデル、2・・争・シミュ
レーション部、3・・・・機能レベルシミュレータ、4
・・・・ゲートレベルシミュレータ、511・・・デー
タ取得部、B・・・・データ設定部、T−・・・乗り移
り情報、8・e・・シミュレーション開始停止部、9・
・・・シミーシージョン結果。

Claims (1)

  1. 【特許請求の範囲】  独立した複数の論理シミュレータを用いて同一シミュ
    レーション対象回路を各々論理シミュレータに合うよう
    にモデル化してシミュレーションするシミュレーション
    手段と、 この複数の論理シミュレータのシミュレーションを開始
    または停止させる指示手段と、 複数の論理シミュレータの内、所定の論理シミュレータ
    におけるシミュレーションを別のシミュレータで再開す
    るために必要なデータを取得する取得手段と、 この取得手段のデータを前記別のシミュレータ上のシミ
    ュレータモデルへ設定する設定手段とを備えたことを特
    徴とする論理シミュレーション装置。
JP63198809A 1988-08-11 1988-08-11 論理シミュレーション装置 Pending JPH0248742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63198809A JPH0248742A (ja) 1988-08-11 1988-08-11 論理シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63198809A JPH0248742A (ja) 1988-08-11 1988-08-11 論理シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH0248742A true JPH0248742A (ja) 1990-02-19

Family

ID=16397271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63198809A Pending JPH0248742A (ja) 1988-08-11 1988-08-11 論理シミュレーション装置

Country Status (1)

Country Link
JP (1) JPH0248742A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06282601A (ja) * 1993-03-26 1994-10-07 Nec Corp 論理シミュレーション装置
JP2015026338A (ja) * 2013-07-29 2015-02-05 富士電機株式会社 連携シミュレーション装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06282601A (ja) * 1993-03-26 1994-10-07 Nec Corp 論理シミュレーション装置
JP2015026338A (ja) * 2013-07-29 2015-02-05 富士電機株式会社 連携シミュレーション装置

Similar Documents

Publication Publication Date Title
JPH0727538B2 (ja) ハードウェア・アクセラレータを用いた論理シミユレーション方法および装置
JPH0248742A (ja) 論理シミュレーション装置
JP2861962B2 (ja) コンピュータプログラムのシミュレーション装置および方法
JP3212709B2 (ja) ロジックシミュレーション装置
JPS6349851A (ja) シミユレ−シヨンシステム
JP2533489B2 (ja) シミユレ−シヨン方式
JP2576379B2 (ja) 論理シミュレーション装置
JP3358123B2 (ja) コントローラの入出力シミュレート方法および装置
Hefferan et al. The STE-264 accelerated electronic CAD system
JPS6299837A (ja) 入出力処理装置の検査方式
JPS6278633A (ja) 負荷試験方法
JPH02127734A (ja) 論理シミュレーション方式
JPH02257339A (ja) 論理検証方式
JPS6364160A (ja) 実部品連動論理シミユレ−シヨン方式
JPH0821043B2 (ja) シミュレーション方法
JPH02224141A (ja) 論理シミュレーション方式
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH0682523A (ja) 論理回路シミュレーションのサイクルテストデータの変換方法
JPH01305443A (ja) 論理シミュレーションシステム
Nicholson Euromicro 77: 3–6 October 1977, Free University, Amsterdam, The Netherlands. Organized by Euromicro
JPH064340A (ja) 電源制御シミュレータの動作履歴格納方式
JPH02186445A (ja) 情報処理システムのシミユレーション方式
JPS63157244A (ja) 周辺装置試験プログラムデバグ方式
JPH04277840A (ja) 非同期命令のシミュレーション方式
JPS5938859A (ja) 高速論理シミユレ−シヨンシステム