JPH0248760A - Method for accessing peripheral device - Google Patents

Method for accessing peripheral device

Info

Publication number
JPH0248760A
JPH0248760A JP19807888A JP19807888A JPH0248760A JP H0248760 A JPH0248760 A JP H0248760A JP 19807888 A JP19807888 A JP 19807888A JP 19807888 A JP19807888 A JP 19807888A JP H0248760 A JPH0248760 A JP H0248760A
Authority
JP
Japan
Prior art keywords
peripheral
peripheral device
devices
peripheral devices
interface device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19807888A
Other languages
Japanese (ja)
Inventor
Shigeyuki Morioka
森岡 重之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19807888A priority Critical patent/JPH0248760A/en
Publication of JPH0248760A publication Critical patent/JPH0248760A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To effectively use waiting time so as to reciprocate a control signal to/from other peripheral device by accessing the started peripheral device for next processing after waiting for prescribed time required till the next processing becomes executable. CONSTITUTION:An I/O bus adapter 22 corresponds to an interface device to monitor a processing state at each of plural peripheral devices and mediate an instruction from a central processing unit for each of plural peripheral devices,and a pair of an I/O 23 and an external device 24 and a pair of the I/O adapter 25 and the external device 26 correspond to the respective peripheral devices. Then, the interface device accesses the peripheral device after it waits for each peripheral device for prescribed time till the peripheral device becomes capable of executing the next processing, and during the period, it does not access the peripheral device. Thus, the interface device can reciprocate the control signal to/from other peripheral device by using the control line of a bus during the waiting time.

Description

【発明の詳細な説明】 〔概 要〕 複数の周辺装置の各々の処理状態を監視して、中央処理
装置から該複数の周辺装置の各々に対する命令を仲介す
るインタフェース装置による対周辺装置アクセス方法に
関し、 インタフェース装置が、周辺装置のビジー状態の解除を
待つ間も、バスの制御線が、該インクフェース装置によ
る、他の周辺装置との間の制御信号のやりとりに有効に
使用し得るようにすることを目的とし、 中央処理装置と、該中央処理装置からの命令によって処
理を実行する複数の周辺装置と、該複数の周辺装置の各
々の処理状態を監視して、前記中央処理装置から該複数
の周辺装置の各々に対する命令を仲介するインタフェー
ス装置による対周辺装置アクセス方法であって、前記イ
ンタフェース装置は、各周辺装置に対して前記中央処理
装置から出された命令を与えることにより起動をかけた
ときには、該起動をかけてから、該起動をかけた周辺装
置が該起動に対応した処理を行なって次の処理が実行可
能となるに要する所定の時間待った後、該起動をかけた
周辺装置に対して該次の処理のためのアクセスを行なう
ように構成する。
[Detailed Description of the Invention] [Summary] This invention relates to a peripheral device access method using an interface device that monitors the processing status of each of a plurality of peripheral devices and mediates commands from a central processing unit to each of the plurality of peripheral devices. , Even while the interface device waits for the peripheral device to be released from the busy state, the bus control line can be effectively used for the exchange of control signals by the interface device with other peripheral devices. A central processing unit, a plurality of peripheral devices that execute processing according to instructions from the central processing unit, and monitoring the processing status of each of the plurality of peripheral devices, A peripheral device access method using an interface device that mediates commands to each of the peripheral devices, wherein the interface device activates each peripheral device by giving a command issued from the central processing unit. Sometimes, after the activation is applied, the peripheral device that activated the activation performs processing corresponding to the activation and waits for a predetermined time required for the next process to be executed, and then the peripheral device that activated the activation is activated. The configuration is such that access is performed for the next process.

〔産業上の利用分野〕[Industrial application field]

本発明は、複数の周辺装置の各々の処理状態を監視して
、中央処理装置から該複数の周辺装置の各々に対する命
令を仲介するインタフェース装置による対周辺装置アク
セス方法に関する。
The present invention relates to a peripheral device access method using an interface device that monitors the processing status of each of a plurality of peripheral devices and mediates commands from a central processing unit to each of the plurality of peripheral devices.

多数の周辺装置が接続さ′れるコンピュータ・システム
においては、高速に動作する中央処理装置を、これらの
比較的動作速度の低い周辺装置と直接対応することから
開放するために、中央処理装置(CP U)と上記多数
の周辺装置との間に、これらの多数の周辺装置の各々に
おける処理状態を監視して中央処理装置から該周辺装置
の各々に対する命令を仲介する機能を有し、該周辺装置
の各々に対応した複数のサブチャネルを有してなるイン
タフェース装置が設けられるものがある。
In a computer system to which a large number of peripheral devices are connected, the central processing unit (CP U) and the plurality of peripheral devices, the peripheral device has a function of monitoring the processing status of each of the plurality of peripheral devices and mediating commands from the central processing unit to each of the peripheral devices, and Some interface devices are provided with a plurality of subchannels corresponding to each of the subchannels.

また、上記のようなインタフェース装置に接続される周
辺装置においては、コストダウンの要求等のために、中
央処理袋[(CPU)に対する割り込み機能を有してお
らず、単にビジー(BUSY)状態か否かを示すフラグ
を有するのみのものがある。
Additionally, due to demands for cost reduction, peripheral devices connected to the above-mentioned interface devices do not have an interrupt function for the central processing unit (CPU), and simply interrupt the CPU in a busy state. There are some that only have a flag indicating whether or not they are accepted.

このような周辺装置に対して、前述のインタフェース装
置が、中央処理装置(CPU)からの命令を仲介して、
所定の動作の起動をかけると、該周辺装置は、該起動の
命令に対する処理を実行し、この処理の間、該周辺装置
はビジー状態となる。
For such peripheral devices, the above-mentioned interface device mediates instructions from the central processing unit (CPU),
When a predetermined operation is activated, the peripheral device executes processing in response to the activation command, and during this processing, the peripheral device is in a busy state.

これに対して、従来、上記インタフェース装置は、該周
辺装置における該ビジー状態が解除されるまで、繰り返
し、該周辺装置にアクセスを試み、該ビジー状態が解除
されると次の動作の起動命令を与えていた。
In contrast, conventionally, the interface device repeatedly attempts to access the peripheral device until the busy state in the peripheral device is released, and when the busy state is released, the interface device issues a command to start the next operation. was giving.

しかしながら、上記インタフェース装置が、上記のよう
に、1つの周辺装置における該ビジー状態が解除される
まで繰り返しアクセスを試みると、この間、バスの制御
線が専有され続けることになり、該インタフェース装置
の他の周辺装置に対応するサブチャネルによる、他の周
辺装置との間の制御信号のやりとりに支障を来すことに
なる。
However, if the interface device repeatedly tries to access one peripheral device until the busy state is released, the bus control line will continue to be monopolized during this time, and other interface devices will This will impede the exchange of control signals with other peripheral devices through the subchannel corresponding to that peripheral device.

そのため、このような問題を解決する技術が要望されて
いた。
Therefore, there has been a demand for technology that can solve these problems.

〔従来の技術、および発明が解決しようとする課題〕[Prior art and problems to be solved by the invention]

第3図は、従来のインタフェース装置による対周辺装置
アクセス方法の手順を示すものである。
FIG. 3 shows the procedure of a conventional access method for a peripheral device using an interface device.

第3図において、ステップ31においてインタフェース
装置から周辺装置に起動がかけられた後、該周辺装置が
対応する処理を実行している間、該周辺装置は次の処理
の起動を受は付けることができず、ビジーのフラグを立
てる。この間、ステップ32で示されるように、インタ
フェース装置は該周辺装置に対して次の動作の起動をか
けるために繰り返しアクセスを試みる。
In FIG. 3, after the interface device activates the peripheral device in step 31, while the peripheral device is executing the corresponding process, the peripheral device cannot accept activation of the next process. Unable to do so, flag it as busy. During this time, as shown in step 32, the interface device repeatedly attempts to access the peripheral device in order to initiate the next operation.

そして、該周辺装置における上記の処理が終了して、上
記ビジー状態が解除されると、ステップ33にて、該周
辺装置に対して次の動作の起動をかける。
When the above processing in the peripheral device is completed and the busy state is released, in step 33, the peripheral device is activated for the next operation.

このように、上記インタフェース装置が、1つの周辺装
置における該ビジー状態が解除されるまで繰り返しアク
セスを試みている間、バスの制御線が専有され続けるこ
とになり、該インタフェース装置の他の周辺装置に対応
するす5ブチヤネルによる、他の周辺装置との間の制御
信号のやりとりがスムーズに行なえなくなるという問題
があった。
In this way, while the interface device repeatedly tries to access one peripheral device until the busy state is released, the bus control line continues to be monopolized, and the interface device's other peripheral devices There was a problem in that control signals could not be exchanged smoothly with other peripheral devices through the five-channel network.

本発明は上記の問題点に鑑み、なされたもので、複数の
周辺装置の各々における処理状態を監視して、中央処理
装置から該複数の周辺装置の各々に対する命令を仲介す
るインタフェース装置が、周辺装置のビジー状態の解除
を待つ間も、バスの制御線が、該インタフェース装置の
他の周辺装置に対応するサブチャネルによる、他の周辺
装置との間の制御信号のやりとりに有効に使用し得る対
周辺装置アクセス方法を提供することを目的とするもの
である。
The present invention has been made in view of the above problems, and includes an interface device that monitors the processing status of each of a plurality of peripheral devices and mediates commands from a central processing unit to each of the plurality of peripheral devices. While waiting for the device to clear the busy state, the control lines of the bus can be effectively used for exchanging control signals with other peripheral devices through subchannels corresponding to other peripheral devices of the interface device. The object of the present invention is to provide a method for accessing peripheral devices.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の対周辺装置アクセス方法においては、複数の周
辺装置の各々における処理状態を監視して、中央処理装
置から該複数の周辺装置の各々に対する命令を仲介する
インタフェース装置は、各周辺装置に対して上記中央処
理装置から出された命令を与えることにより起動をかけ
たときには、該起動をかけてから、該起動をかけた周辺
装置が該命令に対応した処理を行なって次の処理が実行
可能となるに要する所定の時間待った後、該起動をかけ
た周辺装置に対して抜法の処理のためのアクセスを行な
う。
In the peripheral device access method of the present invention, the interface device, which monitors the processing status of each of the plurality of peripheral devices and mediates commands from the central processing unit to each of the plurality of peripheral devices, provides a When the peripheral device is activated by giving a command issued from the central processing unit, after the activation is performed, the peripheral device that has been activated performs the process corresponding to the command, and the next process can be executed. After waiting for a predetermined period of time, the activated peripheral device is accessed for processing.

〔作 用〕[For production]

本発明の対周辺装置アクセス方法によれば、インタフェ
ース装置は、各周辺装置に対して、該周辺装置が次の処
理が実行可能となるまでの所定の時間待った後、抜法の
処理のためのアクセスを行ない、その間、該周辺装置に
対してアクセスを行なうことはない。したがって、上記
の待ち時間においては、該インタフェース装置は、他の
周辺装置との間でバスの制御線を使用した制御信号のや
りとりを行なうことができる。
According to the peripheral device access method of the present invention, the interface device waits a predetermined period of time for each peripheral device until the peripheral device can execute the next process, and then provides an access method for the next process. During the access, the peripheral device is not accessed. Therefore, during the above waiting time, the interface device can exchange control signals with other peripheral devices using the bus control line.

〔実施例〕〔Example〕

第2図は本発明を適用するコンピュータ・システムの概
略構成図である。
FIG. 2 is a schematic configuration diagram of a computer system to which the present invention is applied.

第2図において、11はCPU、22はI10バス・ア
ダプタ、23.25はI10アダプタ、24.262は
、それぞれI10アダプタ2325に接続される外部装
置である。
In FIG. 2, 11 is a CPU, 22 is an I10 bus adapter, 23.25 is an I10 adapter, and 24.262 are external devices connected to the I10 adapter 2325, respectively.

上記のI10バス・アダプタ20は、前述の、複数の周
辺装置の各々における処理状態を監視して、中央処理装
置から該複数の周辺装置の各々に対する命令を仲介する
インタフェース装置に対応し、I10アダプタ23と外
部装置24、そして、I10アダプタ25と外部装置2
6が、それぞれ前述の周辺装置に対応する。
The above-mentioned I10 bus adapter 20 corresponds to the above-mentioned interface device that monitors the processing status of each of the plurality of peripheral devices and mediates commands from the central processing unit to each of the plurality of peripheral devices. 23 and external device 24, and I10 adapter 25 and external device 2
6 correspond to the aforementioned peripheral devices, respectively.

上記の外部装置24.26は、例えば、プリンタ装置や
デイスプレィ装置等のデータ出力装置、あるいは、キー
ボード装置等のデータ人力装置である。
The external devices 24 and 26 mentioned above are, for example, data output devices such as printer devices and display devices, or data input devices such as keyboard devices.

第1図は本発明の対周辺装置アクセス方法の手順を示す
ものである。
FIG. 1 shows the procedure of the peripheral device access method of the present invention.

第1図において、ステップ11においてインタフェース
装置から周辺装置に起動がかけられた後、該周辺装置が
対応する処理を実行している間、該周辺装置は次の処理
の起動を受は付けることができず、ビジーのフラグを立
てる。この間、ステップ12で示されるように、インタ
フェース装置は、該起動をかけた周辺装置が該命令に対
応した処理を行なって次の処理が実行可能となるに要す
る所定の時間待つ。この待ち時間は、予め、それぞれの
周辺装置の特性を調べて、適当な時間に設定しておく、
図示しないが、この時間待ちは、該インタフェース装置
において、各周辺装置毎にタイマ回路を設けておくこと
により実現可能である。
In FIG. 1, after the interface device activates the peripheral device in step 11, while the peripheral device is executing the corresponding process, the peripheral device cannot accept activation of the next process. Unable to do so, flag it as busy. During this time, as shown in step 12, the interface device waits for a predetermined period of time required for the activated peripheral device to perform processing corresponding to the instruction and to be able to execute the next processing. This waiting time should be set to an appropriate time by examining the characteristics of each peripheral device in advance.
Although not shown, this time waiting can be realized by providing a timer circuit for each peripheral device in the interface device.

そして、上記の所定の待ち時間の経過の後、ステップ1
3において、該周辺装置が既にビジーではないことを確
認する。上述の待ち時間の設定の手順から、このとき、
該周辺装置は既にビジーではないはずであるが、もし、
ここで、該周辺装置が依然ビジーであるならば、何らか
の異常が発生したもの(エラー)と判断される。
Then, after the above predetermined waiting time has elapsed, step 1
At step 3, check that the peripheral is not already busy. From the procedure for setting the waiting time described above, at this time,
The peripheral should already be not busy, but if
Here, if the peripheral device is still busy, it is determined that some abnormality has occurred (an error).

ステップ13にて、上記周辺装置のビジー状態が解除さ
れていれば、ステップ14にて、該周辺装置に対して次
の動作の起動をかける。
If the peripheral device has been released from the busy state in step 13, then in step 14 the peripheral device is activated for the next operation.

このように、本発明の手順によれば、上記インタフェー
ス装置が、1つの周辺装置あるいはアゲブタ装置におけ
る該ビジー状態が解除されるまで繰り返しアクセスを試
みるようなことがないので、バスの制御線がインタフェ
ース装置における、1つの周辺装置に対応するサブチャ
ネルによって専有され続けることがなくなり、該インタ
フェース装置の他の周辺装置に対応するサブチャネルに
よる、他の周辺装置あるいはアダプタ装置との間の制御
信号のやりとりがスムーズに行なえるようになる。
As described above, according to the procedure of the present invention, the above-mentioned interface device does not repeatedly try to access until the busy state in one peripheral device or a device is released, so that the bus control line is connected to the interface device. The exchange of control signals in a device with other peripheral devices or adapter devices by means of subchannels corresponding to other peripheral devices of the interface device that no longer remain occupied by subchannels corresponding to one peripheral device; can be done smoothly.

〔発明の効果〕〔Effect of the invention〕

本発明の対周辺装置アクセス方法によれば、複数の周辺
装置の各々における処理状態を監視して、中央処理装置
から該複数の周辺装置の各々に対する命令を仲介するイ
ンタフェース装置が、周辺装置のビジー状態の解除を待
つ間も、バスの制御線が、該インタフェース装置の他の
周辺装置に対応するサブチャネルによる、他の周辺装置
との間の制御信号のやりとりに有効に使用し得る。
According to the peripheral device access method of the present invention, the interface device that monitors the processing status of each of the plurality of peripheral devices and mediates commands from the central processing unit to each of the plurality of peripheral devices, While waiting for the condition to clear, the control lines of the bus can still be effectively used for exchanging control signals with other peripherals via subchannels corresponding to the other peripherals of the interface device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の対周辺装置アクセス方法の手順を示す
図、 第2図は本発明を適用するシステムの概略構成図、そし
て、 第3図は従来の対周辺装置アクセス方法の手順を示す図
である。 〔符号の説明〕 11・・・CPU。 22・・弓10バス・アダプタ、 23.25・・・I/○アダプタ、 24゜ 262・・・外部装置。
FIG. 1 is a diagram showing the procedure of the peripheral device access method of the present invention, FIG. 2 is a schematic configuration diagram of a system to which the present invention is applied, and FIG. 3 is a diagram showing the procedure of the conventional peripheral device access method. It is a diagram. [Explanation of symbols] 11...CPU. 22... Bow 10 bus adapter, 23. 25... I/○ adapter, 24° 262... External device.

Claims (1)

【特許請求の範囲】 1、中央処理装置(21)と、該中央処理装置(21)
からの命令によって処理を実行する複数の周辺装置(2
3、25)と、該複数の周辺装置(23、25)の各々
の処理状態を監視して、前記中央処理装置(21)から
該複数の周辺装置(23、25)の各々に対する命令を
仲介するインタフェース装置(22)による対周辺装置
アクセス方法であって、 前記インタフェース装置(22)は、各周辺装置(23
、25)に対して前記中央処理装置(21)から出され
た命令を与えることにより起動をかけたときには、該起
動をかけてから、該起動をかけた周辺装置が該命令に対
応した処理を行なって次の処理が実行可能となるに要す
る所定の時間待った後、該起動をかけた周辺装置に対し
て該次の処理のためのアクセスを行なうことを特徴とす
る対周辺装置アクセス方法。
[Claims] 1. Central processing unit (21); and the central processing unit (21)
Multiple peripheral devices (2
3, 25) and the processing status of each of the plurality of peripheral devices (23, 25), and mediates instructions from the central processing unit (21) to each of the plurality of peripheral devices (23, 25). A method for accessing a peripheral device by an interface device (22), wherein the interface device (22)
, 25) is activated by giving a command issued from the central processing unit (21), after the activation, the peripheral device to which the activation was applied performs processing corresponding to the command. 1. A method for accessing a peripheral device, comprising: waiting a predetermined time required for the next process to become executable, and then accessing the activated peripheral device for the next process.
JP19807888A 1988-08-10 1988-08-10 Method for accessing peripheral device Pending JPH0248760A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19807888A JPH0248760A (en) 1988-08-10 1988-08-10 Method for accessing peripheral device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19807888A JPH0248760A (en) 1988-08-10 1988-08-10 Method for accessing peripheral device

Publications (1)

Publication Number Publication Date
JPH0248760A true JPH0248760A (en) 1990-02-19

Family

ID=16385150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19807888A Pending JPH0248760A (en) 1988-08-10 1988-08-10 Method for accessing peripheral device

Country Status (1)

Country Link
JP (1) JPH0248760A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102758502A (en) * 2012-07-27 2012-10-31 万柏鸿 Anti-floating device for fixing reinforcing steel bars and hollow floor slabs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102758502A (en) * 2012-07-27 2012-10-31 万柏鸿 Anti-floating device for fixing reinforcing steel bars and hollow floor slabs

Similar Documents

Publication Publication Date Title
US7293119B2 (en) DMA data transfer between low-overhead processor and connected external circuitry using transactions log
JPH0666821B2 (en) Data communication controller
EP0446077B1 (en) A control system for multi-processor system
JPH0248760A (en) Method for accessing peripheral device
US20060143363A1 (en) Module interface handler for controller area network (CAN) communication module
JPS6223904B2 (en)
JP2584903B2 (en) External device control method
JP2504515B2 (en) Test channel instruction execution control method
JPS5932809B2 (en) DMA channel bus usage control method
JP2001014266A (en) Dma transfer circuit and dma transfer method
JPS5851293B2 (en) Data exchange control method
JPH01142962A (en) Data transfer control system
JPS605370A (en) Common bus control system
JP2503318B2 (en) Character input/output control method
JPH0468458A (en) Data communication processing unit
JPH08123742A (en) Retrial controller
JPH0535643A (en) Fully duplex channel input/output control system
JPS5812615B2 (en) Microprocessor controlled workstation adapter
JPH02170253A (en) I/O control method for data processing equipment
JPH0836443A (en) Power-on control method and information processing apparatus
JPS63282558A (en) parallel processing computer
JPH02282855A (en) DMA transfer control method
JPS6249746A (en) Method for controlling transmission control procedure
JPS6170653A (en) Interruption control system between processors
JPS59220823A (en) Interface control system