JPH0248760A - 対周辺装置アクセス方法 - Google Patents
対周辺装置アクセス方法Info
- Publication number
- JPH0248760A JPH0248760A JP19807888A JP19807888A JPH0248760A JP H0248760 A JPH0248760 A JP H0248760A JP 19807888 A JP19807888 A JP 19807888A JP 19807888 A JP19807888 A JP 19807888A JP H0248760 A JPH0248760 A JP H0248760A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- peripheral device
- devices
- peripheral devices
- interface device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の周辺装置の各々の処理状態を監視して、中央処理
装置から該複数の周辺装置の各々に対する命令を仲介す
るインタフェース装置による対周辺装置アクセス方法に
関し、 インタフェース装置が、周辺装置のビジー状態の解除を
待つ間も、バスの制御線が、該インクフェース装置によ
る、他の周辺装置との間の制御信号のやりとりに有効に
使用し得るようにすることを目的とし、 中央処理装置と、該中央処理装置からの命令によって処
理を実行する複数の周辺装置と、該複数の周辺装置の各
々の処理状態を監視して、前記中央処理装置から該複数
の周辺装置の各々に対する命令を仲介するインタフェー
ス装置による対周辺装置アクセス方法であって、前記イ
ンタフェース装置は、各周辺装置に対して前記中央処理
装置から出された命令を与えることにより起動をかけた
ときには、該起動をかけてから、該起動をかけた周辺装
置が該起動に対応した処理を行なって次の処理が実行可
能となるに要する所定の時間待った後、該起動をかけた
周辺装置に対して該次の処理のためのアクセスを行なう
ように構成する。
装置から該複数の周辺装置の各々に対する命令を仲介す
るインタフェース装置による対周辺装置アクセス方法に
関し、 インタフェース装置が、周辺装置のビジー状態の解除を
待つ間も、バスの制御線が、該インクフェース装置によ
る、他の周辺装置との間の制御信号のやりとりに有効に
使用し得るようにすることを目的とし、 中央処理装置と、該中央処理装置からの命令によって処
理を実行する複数の周辺装置と、該複数の周辺装置の各
々の処理状態を監視して、前記中央処理装置から該複数
の周辺装置の各々に対する命令を仲介するインタフェー
ス装置による対周辺装置アクセス方法であって、前記イ
ンタフェース装置は、各周辺装置に対して前記中央処理
装置から出された命令を与えることにより起動をかけた
ときには、該起動をかけてから、該起動をかけた周辺装
置が該起動に対応した処理を行なって次の処理が実行可
能となるに要する所定の時間待った後、該起動をかけた
周辺装置に対して該次の処理のためのアクセスを行なう
ように構成する。
本発明は、複数の周辺装置の各々の処理状態を監視して
、中央処理装置から該複数の周辺装置の各々に対する命
令を仲介するインタフェース装置による対周辺装置アク
セス方法に関する。
、中央処理装置から該複数の周辺装置の各々に対する命
令を仲介するインタフェース装置による対周辺装置アク
セス方法に関する。
多数の周辺装置が接続さ′れるコンピュータ・システム
においては、高速に動作する中央処理装置を、これらの
比較的動作速度の低い周辺装置と直接対応することから
開放するために、中央処理装置（ＣＰ Ｕ）と上記多数
の周辺装置との間に、これらの多数の周辺装置の各々に
おける処理状態を監視して中央処理装置から該周辺装置
の各々に対する命令を仲介する機能を有し、該周辺装置
の各々に対応した複数のサブチャネルを有してなるイン
タフェース装置が設けられるものがある。
においては、高速に動作する中央処理装置を、これらの
比較的動作速度の低い周辺装置と直接対応することから
開放するために、中央処理装置（ＣＰ Ｕ）と上記多数
の周辺装置との間に、これらの多数の周辺装置の各々に
おける処理状態を監視して中央処理装置から該周辺装置
の各々に対する命令を仲介する機能を有し、該周辺装置
の各々に対応した複数のサブチャネルを有してなるイン
タフェース装置が設けられるものがある。
また、上記のようなインタフェース装置に接続される周
辺装置においては、コストダウンの要求等のために、中
央処理袋［（ＣＰＵ）に対する割り込み機能を有してお
らず、単にビジー（ＢＵＳＹ）状態か否かを示すフラグ
を有するのみのものがある。
辺装置においては、コストダウンの要求等のために、中
央処理袋［（ＣＰＵ）に対する割り込み機能を有してお
らず、単にビジー（ＢＵＳＹ）状態か否かを示すフラグ
を有するのみのものがある。
このような周辺装置に対して、前述のインタフェース装
置が、中央処理装置（ＣＰＵ）からの命令を仲介して、
所定の動作の起動をかけると、該周辺装置は、該起動の
命令に対する処理を実行し、この処理の間、該周辺装置
はビジー状態となる。
置が、中央処理装置（ＣＰＵ）からの命令を仲介して、
所定の動作の起動をかけると、該周辺装置は、該起動の
命令に対する処理を実行し、この処理の間、該周辺装置
はビジー状態となる。
これに対して、従来、上記インタフェース装置は、該周
辺装置における該ビジー状態が解除されるまで、繰り返
し、該周辺装置にアクセスを試み、該ビジー状態が解除
されると次の動作の起動命令を与えていた。
辺装置における該ビジー状態が解除されるまで、繰り返
し、該周辺装置にアクセスを試み、該ビジー状態が解除
されると次の動作の起動命令を与えていた。
しかしながら、上記インタフェース装置が、上記のよう
に、１つの周辺装置における該ビジー状態が解除される
まで繰り返しアクセスを試みると、この間、バスの制御
線が専有され続けることになり、該インタフェース装置
の他の周辺装置に対応するサブチャネルによる、他の周
辺装置との間の制御信号のやりとりに支障を来すことに
なる。
に、１つの周辺装置における該ビジー状態が解除される
まで繰り返しアクセスを試みると、この間、バスの制御
線が専有され続けることになり、該インタフェース装置
の他の周辺装置に対応するサブチャネルによる、他の周
辺装置との間の制御信号のやりとりに支障を来すことに
なる。
そのため、このような問題を解決する技術が要望されて
いた。
いた。
第３図は、従来のインタフェース装置による対周辺装置
アクセス方法の手順を示すものである。
アクセス方法の手順を示すものである。
第３図において、ステップ３１においてインタフェース
装置から周辺装置に起動がかけられた後、該周辺装置が
対応する処理を実行している間、該周辺装置は次の処理
の起動を受は付けることができず、ビジーのフラグを立
てる。この間、ステップ３２で示されるように、インタ
フェース装置は該周辺装置に対して次の動作の起動をか
けるために繰り返しアクセスを試みる。
装置から周辺装置に起動がかけられた後、該周辺装置が
対応する処理を実行している間、該周辺装置は次の処理
の起動を受は付けることができず、ビジーのフラグを立
てる。この間、ステップ３２で示されるように、インタ
フェース装置は該周辺装置に対して次の動作の起動をか
けるために繰り返しアクセスを試みる。
そして、該周辺装置における上記の処理が終了して、上
記ビジー状態が解除されると、ステップ３３にて、該周
辺装置に対して次の動作の起動をかける。
記ビジー状態が解除されると、ステップ３３にて、該周
辺装置に対して次の動作の起動をかける。
このように、上記インタフェース装置が、１つの周辺装
置における該ビジー状態が解除されるまで繰り返しアク
セスを試みている間、バスの制御線が専有され続けるこ
とになり、該インタフェース装置の他の周辺装置に対応
するす５ブチヤネルによる、他の周辺装置との間の制御
信号のやりとりがスムーズに行なえなくなるという問題
があった。
置における該ビジー状態が解除されるまで繰り返しアク
セスを試みている間、バスの制御線が専有され続けるこ
とになり、該インタフェース装置の他の周辺装置に対応
するす５ブチヤネルによる、他の周辺装置との間の制御
信号のやりとりがスムーズに行なえなくなるという問題
があった。
本発明は上記の問題点に鑑み、なされたもので、複数の
周辺装置の各々における処理状態を監視して、中央処理
装置から該複数の周辺装置の各々に対する命令を仲介す
るインタフェース装置が、周辺装置のビジー状態の解除
を待つ間も、バスの制御線が、該インタフェース装置の
他の周辺装置に対応するサブチャネルによる、他の周辺
装置との間の制御信号のやりとりに有効に使用し得る対
周辺装置アクセス方法を提供することを目的とするもの
である。
周辺装置の各々における処理状態を監視して、中央処理
装置から該複数の周辺装置の各々に対する命令を仲介す
るインタフェース装置が、周辺装置のビジー状態の解除
を待つ間も、バスの制御線が、該インタフェース装置の
他の周辺装置に対応するサブチャネルによる、他の周辺
装置との間の制御信号のやりとりに有効に使用し得る対
周辺装置アクセス方法を提供することを目的とするもの
である。
本発明の対周辺装置アクセス方法においては、複数の周
辺装置の各々における処理状態を監視して、中央処理装
置から該複数の周辺装置の各々に対する命令を仲介する
インタフェース装置は、各周辺装置に対して上記中央処
理装置から出された命令を与えることにより起動をかけ
たときには、該起動をかけてから、該起動をかけた周辺
装置が該命令に対応した処理を行なって次の処理が実行
可能となるに要する所定の時間待った後、該起動をかけ
た周辺装置に対して抜法の処理のためのアクセスを行な
う。
辺装置の各々における処理状態を監視して、中央処理装
置から該複数の周辺装置の各々に対する命令を仲介する
インタフェース装置は、各周辺装置に対して上記中央処
理装置から出された命令を与えることにより起動をかけ
たときには、該起動をかけてから、該起動をかけた周辺
装置が該命令に対応した処理を行なって次の処理が実行
可能となるに要する所定の時間待った後、該起動をかけ
た周辺装置に対して抜法の処理のためのアクセスを行な
う。
本発明の対周辺装置アクセス方法によれば、インタフェ
ース装置は、各周辺装置に対して、該周辺装置が次の処
理が実行可能となるまでの所定の時間待った後、抜法の
処理のためのアクセスを行ない、その間、該周辺装置に
対してアクセスを行なうことはない。したがって、上記
の待ち時間においては、該インタフェース装置は、他の
周辺装置との間でバスの制御線を使用した制御信号のや
りとりを行なうことができる。
ース装置は、各周辺装置に対して、該周辺装置が次の処
理が実行可能となるまでの所定の時間待った後、抜法の
処理のためのアクセスを行ない、その間、該周辺装置に
対してアクセスを行なうことはない。したがって、上記
の待ち時間においては、該インタフェース装置は、他の
周辺装置との間でバスの制御線を使用した制御信号のや
りとりを行なうことができる。
第２図は本発明を適用するコンピュータ・システムの概
略構成図である。
略構成図である。
第２図において、１１はＣＰＵ、２２はＩ１０バス・ア
ダプタ、２３．２５はＩ１０アダプタ、２４．２６２は
、それぞれＩ１０アダプタ２３２５に接続される外部装
置である。
ダプタ、２３．２５はＩ１０アダプタ、２４．２６２は
、それぞれＩ１０アダプタ２３２５に接続される外部装
置である。
上記のＩ１０バス・アダプタ２０は、前述の、複数の周
辺装置の各々における処理状態を監視して、中央処理装
置から該複数の周辺装置の各々に対する命令を仲介する
インタフェース装置に対応し、Ｉ１０アダプタ２３と外
部装置２４、そして、Ｉ１０アダプタ２５と外部装置２
６が、それぞれ前述の周辺装置に対応する。
辺装置の各々における処理状態を監視して、中央処理装
置から該複数の周辺装置の各々に対する命令を仲介する
インタフェース装置に対応し、Ｉ１０アダプタ２３と外
部装置２４、そして、Ｉ１０アダプタ２５と外部装置２
６が、それぞれ前述の周辺装置に対応する。
上記の外部装置２４．２６は、例えば、プリンタ装置や
デイスプレィ装置等のデータ出力装置、あるいは、キー
ボード装置等のデータ人力装置である。
デイスプレィ装置等のデータ出力装置、あるいは、キー
ボード装置等のデータ人力装置である。
第１図は本発明の対周辺装置アクセス方法の手順を示す
ものである。
ものである。
第１図において、ステップ１１においてインタフェース
装置から周辺装置に起動がかけられた後、該周辺装置が
対応する処理を実行している間、該周辺装置は次の処理
の起動を受は付けることができず、ビジーのフラグを立
てる。この間、ステップ１２で示されるように、インタ
フェース装置は、該起動をかけた周辺装置が該命令に対
応した処理を行なって次の処理が実行可能となるに要す
る所定の時間待つ。この待ち時間は、予め、それぞれの
周辺装置の特性を調べて、適当な時間に設定しておく、
図示しないが、この時間待ちは、該インタフェース装置
において、各周辺装置毎にタイマ回路を設けておくこと
により実現可能である。
装置から周辺装置に起動がかけられた後、該周辺装置が
対応する処理を実行している間、該周辺装置は次の処理
の起動を受は付けることができず、ビジーのフラグを立
てる。この間、ステップ１２で示されるように、インタ
フェース装置は、該起動をかけた周辺装置が該命令に対
応した処理を行なって次の処理が実行可能となるに要す
る所定の時間待つ。この待ち時間は、予め、それぞれの
周辺装置の特性を調べて、適当な時間に設定しておく、
図示しないが、この時間待ちは、該インタフェース装置
において、各周辺装置毎にタイマ回路を設けておくこと
により実現可能である。
そして、上記の所定の待ち時間の経過の後、ステップ１
３において、該周辺装置が既にビジーではないことを確
認する。上述の待ち時間の設定の手順から、このとき、
該周辺装置は既にビジーではないはずであるが、もし、
ここで、該周辺装置が依然ビジーであるならば、何らか
の異常が発生したもの（エラー）と判断される。
３において、該周辺装置が既にビジーではないことを確
認する。上述の待ち時間の設定の手順から、このとき、
該周辺装置は既にビジーではないはずであるが、もし、
ここで、該周辺装置が依然ビジーであるならば、何らか
の異常が発生したもの（エラー）と判断される。
ステップ１３にて、上記周辺装置のビジー状態が解除さ
れていれば、ステップ１４にて、該周辺装置に対して次
の動作の起動をかける。
れていれば、ステップ１４にて、該周辺装置に対して次
の動作の起動をかける。
このように、本発明の手順によれば、上記インタフェー
ス装置が、１つの周辺装置あるいはアゲブタ装置におけ
る該ビジー状態が解除されるまで繰り返しアクセスを試
みるようなことがないので、バスの制御線がインタフェ
ース装置における、１つの周辺装置に対応するサブチャ
ネルによって専有され続けることがなくなり、該インタ
フェース装置の他の周辺装置に対応するサブチャネルに
よる、他の周辺装置あるいはアダプタ装置との間の制御
信号のやりとりがスムーズに行なえるようになる。
ス装置が、１つの周辺装置あるいはアゲブタ装置におけ
る該ビジー状態が解除されるまで繰り返しアクセスを試
みるようなことがないので、バスの制御線がインタフェ
ース装置における、１つの周辺装置に対応するサブチャ
ネルによって専有され続けることがなくなり、該インタ
フェース装置の他の周辺装置に対応するサブチャネルに
よる、他の周辺装置あるいはアダプタ装置との間の制御
信号のやりとりがスムーズに行なえるようになる。
本発明の対周辺装置アクセス方法によれば、複数の周辺
装置の各々における処理状態を監視して、中央処理装置
から該複数の周辺装置の各々に対する命令を仲介するイ
ンタフェース装置が、周辺装置のビジー状態の解除を待
つ間も、バスの制御線が、該インタフェース装置の他の
周辺装置に対応するサブチャネルによる、他の周辺装置
との間の制御信号のやりとりに有効に使用し得る。
装置の各々における処理状態を監視して、中央処理装置
から該複数の周辺装置の各々に対する命令を仲介するイ
ンタフェース装置が、周辺装置のビジー状態の解除を待
つ間も、バスの制御線が、該インタフェース装置の他の
周辺装置に対応するサブチャネルによる、他の周辺装置
との間の制御信号のやりとりに有効に使用し得る。
第１図は本発明の対周辺装置アクセス方法の手順を示す
図、 第２図は本発明を適用するシステムの概略構成図、そし
て、 第３図は従来の対周辺装置アクセス方法の手順を示す図
である。 〔符号の説明〕 １１・・・ＣＰＵ。 ２２・・弓１０バス・アダプタ、 ２３．２５・・・Ｉ／○アダプタ、 ２４゜ ２６２・・・外部装置。
図、 第２図は本発明を適用するシステムの概略構成図、そし
て、 第３図は従来の対周辺装置アクセス方法の手順を示す図
である。 〔符号の説明〕 １１・・・ＣＰＵ。 ２２・・弓１０バス・アダプタ、 ２３．２５・・・Ｉ／○アダプタ、 ２４゜ ２６２・・・外部装置。
Claims (1)
- 【特許請求の範囲】 １、中央処理装置（２１）と、該中央処理装置（２１）
からの命令によって処理を実行する複数の周辺装置（２
３、２５）と、該複数の周辺装置（２３、２５）の各々
の処理状態を監視して、前記中央処理装置（２１）から
該複数の周辺装置（２３、２５）の各々に対する命令を
仲介するインタフェース装置（２２）による対周辺装置
アクセス方法であって、 前記インタフェース装置（２２）は、各周辺装置（２３
、２５）に対して前記中央処理装置（２１）から出され
た命令を与えることにより起動をかけたときには、該起
動をかけてから、該起動をかけた周辺装置が該命令に対
応した処理を行なって次の処理が実行可能となるに要す
る所定の時間待った後、該起動をかけた周辺装置に対し
て該次の処理のためのアクセスを行なうことを特徴とす
る対周辺装置アクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19807888A JPH0248760A (ja) | 1988-08-10 | 1988-08-10 | 対周辺装置アクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19807888A JPH0248760A (ja) | 1988-08-10 | 1988-08-10 | 対周辺装置アクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0248760A true JPH0248760A (ja) | 1990-02-19 |
Family
ID=16385150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19807888A Pending JPH0248760A (ja) | 1988-08-10 | 1988-08-10 | 対周辺装置アクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102758502A (zh) * | 2012-07-27 | 2012-10-31 | 万柏鸿 | 一种固定钢筋及空心楼板的抗浮装置 |
-
1988
- 1988-08-10 JP JP19807888A patent/JPH0248760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102758502A (zh) * | 2012-07-27 | 2012-10-31 | 万柏鸿 | 一种固定钢筋及空心楼板的抗浮装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7293119B2 (en) | DMA data transfer between low-overhead processor and connected external circuitry using transactions log | |
| JPH0666821B2 (ja) | デ−タ通信コントロ−ラ | |
| EP0446077B1 (en) | A control system for multi-processor system | |
| JPH0248760A (ja) | 対周辺装置アクセス方法 | |
| US20060143363A1 (en) | Module interface handler for controller area network (CAN) communication module | |
| JPS6223904B2 (ja) | ||
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JPS5932809B2 (ja) | Ｄｍａチヤネルのバス使用権制御方法 | |
| JP2001014266A (ja) | Ｄｍａ転送回路およびｄｍａ転送方法 | |
| JPS5851293B2 (ja) | デ−タ交換制御方式 | |
| JPH01142962A (ja) | データ転送制御方式 | |
| JPS605370A (ja) | 共通バス制御システム | |
| JP2503318B2 (ja) | 文字入出力制御方式 | |
| JPS63310053A (ja) | チャネルインタ−フェ−ス回路 | |
| JPH0223445A (ja) | バス監視制御方式 | |
| JPH08123742A (ja) | リトライ制御装置 | |
| JPH0535643A (ja) | 全二重チヤネル入出力制御システム | |
| JPH02170253A (ja) | データ処理装置の入出力制御方式 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPH0836443A (ja) | 電源投入制御方法および情報処理装置 | |
| JPS63282558A (ja) | 並列処理計算機 | |
| JPH02282855A (ja) | Ｄｍａ転送制御方法 | |
| JPH044437A (ja) | マルチプロセッサシステム保守装置 |