JPH0248886Y2 - - Google Patents

Info

Publication number
JPH0248886Y2
JPH0248886Y2 JP1812982U JP1812982U JPH0248886Y2 JP H0248886 Y2 JPH0248886 Y2 JP H0248886Y2 JP 1812982 U JP1812982 U JP 1812982U JP 1812982 U JP1812982 U JP 1812982U JP H0248886 Y2 JPH0248886 Y2 JP H0248886Y2
Authority
JP
Japan
Prior art keywords
pulse signal
nand gate
terminal
pulse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1812982U
Other languages
Japanese (ja)
Other versions
JPS58122114U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1812982U priority Critical patent/JPS58122114U/en
Publication of JPS58122114U publication Critical patent/JPS58122114U/en
Application granted granted Critical
Publication of JPH0248886Y2 publication Critical patent/JPH0248886Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Resistance Heating (AREA)
  • Central Heating Systems (AREA)
  • Control Of Temperature (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野) この考案は例えば正特性サーミスタで形成され
た発熱体を使用した電気カーペツト等の発熱体制
御装置に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to a heating element control device for an electric carpet or the like using a heating element formed of a positive temperature coefficient thermistor, for example.

〔考案の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般的に正特性サーミスタで形成された発熱体
が発熱するのに従つて内部抵抗が高くなり電流の
流れを制限し、それにより自己の温度上昇を制御
する。しかしこのようなものにおいて発熱体が冷
えた状態で通電を開始すると自己の内部抵抗がか
なり低くなつているため通電開始直後には大電流
が流れる。このような発熱体は例えば電気カーペ
ツト等に使用されており、このようなものでは発
熱体の発熱量、発熱面積が大きいため、通電開始
直後にはかなりの大電流が流れる問題があつた
が、従来のこの種の発熱体を使用した器具では大
電流に対する対策が講じられていないため、使用
開始時に流れる大電流によつて家庭用ブレーカが
遮断してしまう欠点があつた。
Generally, as a heating element made of a positive temperature coefficient thermistor generates heat, its internal resistance increases, thereby restricting the flow of current, thereby controlling its own temperature rise. However, in such a device, when electricity is started when the heating element is cold, a large current flows immediately after the heating element starts being energized because its own internal resistance is considerably low. Such heating elements are used, for example, in electric carpets, etc., and because of the large amount of heat generated and the heating area of such heating elements, there was a problem that a considerable amount of current flows immediately after the power is turned on. Conventional appliances using this type of heating element do not take measures against large currents, so they have the disadvantage that household circuit breakers are tripped by the large currents that flow at the beginning of use.

〔考案の目的〕[Purpose of invention]

この考案の目的は上述した欠点をのぞくために
なされたもので、発熱体の内部抵抗が低い状態で
通電を開始しても大電流が流れ続けるおそれがな
い発熱体制御装置を提供することにある。
The purpose of this invention was to eliminate the above-mentioned drawbacks, and is to provide a heating element control device in which there is no risk of a large current continuing to flow even if electricity is started in a state where the internal resistance of the heating element is low. .

〔考案の概要〕[Summary of the idea]

この考案は交流電源と3端子制御整流素子、正
特性サーミスタで形成された発熱体とでなる閉回
路の制御整流素子を第1のゲートトリガ回路で電
源周期に同期して比較的小さい所定の導通角で導
通制御するとともに第2のゲートトリガ回路で電
源周期に同期して任意の導通角で導通制御するよ
うに形成し、その第1、第2のゲートトリガ回路
を発振回路から交互に出力されるパルス幅が少な
くとも電源周期より長い第1のパルス信号とこの
第1のパルス信号よりさらに長いパルス幅の第2
のパルス信号とで交互に動作させ、一方上記閉回
路に設定レベルを越える電流が流れたとき第1の
パルス信号が出力されるタイミングで単安定マル
チバイブレータを動作させ、そのバイブレータ出
力によつて発振回路からの第2のパルス信号の出
力を停止させるとともに第1のパルス信号をパル
ス幅の充分長い第3のパルス信号に変換させるよ
うにしたものである。
This device uses a first gate trigger circuit to control a closed-circuit controlled rectifying element consisting of an AC power source, a three-terminal controlled rectifying element, and a heating element formed by a positive temperature coefficient thermistor, with a relatively small predetermined conduction in synchronization with the power supply cycle. The first and second gate trigger circuits are alternately outputted from the oscillation circuit. a first pulse signal whose pulse width is at least longer than the power cycle; and a second pulse signal whose pulse width is even longer than the first pulse signal.
On the other hand, when a current exceeding the set level flows through the closed circuit, a monostable multivibrator is operated at the timing when the first pulse signal is output, and oscillation is caused by the vibrator output. The output of the second pulse signal from the circuit is stopped and the first pulse signal is converted into a third pulse signal having a sufficiently long pulse width.

〔考案の実施例〕[Example of idea]

以下この考案の実施例を図面を参照して説明す
る。
Examples of this invention will be described below with reference to the drawings.

第1図に示すように第1の交流電源1に双方向
性3端子制御整流素子2を介して正特性サーミス
タで形成された発熱体3を接続し閉回路を構成し
ている。前記閉回路には電流検出器としてカレン
トトランス4が非接触に設けられている。また非
安定マルチバイブレータAM、このバイブレータ
AM出力を一方の入力端に入力する第1の2入力
ナンドゲート5及びこナンドゲート5の出力を反
転するインバータ6からなる発振回路OSCを設
けている。前記非安定マルチバイブレータAMは
周知のもので、インバータI1,I2,I3を直列に接
続し、直列回路に抵抗R1とダイオードD1との直
列回路と、抵抗R2と上記ダイオードD1とは逆極
なダイオードD2との直列回路との並列回路を並
列に接続し、かつ上記インバータI1とI2との直列
回路にコンデンサCを並列に接続して形成されて
いる。前記非安定マルチバイブレータAMは第2
図のaに示すように少なくとも電源周期より若干
長いT1期間ローレベルとなりその期間T1よりも
長いT2期間ハイレベルとなる矩形波信号を出力
するものである。前記発振回路OSCはナンドゲ
ート5の他方の入力端にハイレベルな信号が供給
されている状態で上記ナンドゲート5からパルス
幅がT1の第1のパルス信号を出力するとともに
前記インバータ6からパルス幅がT2の第2のパ
ルス信号を出力するようにしている。前記発振回
路OSCは第1のパルス信号を第1のゲートトリ
ガ回路GT1に供給するとともに第2のパルス信号
を第2のゲートトリガ回路GT2に供給している。
前記電源1をトランス(図示せず)を介して降圧
して得られる交流電源7に全波整流ダイオードブ
リツジ8の入力端子を接続し、そのダイオードブ
リツジ8の出力端子に抵抗9を介して定電圧ダイ
オード10を接続してている。前記ダイオードブ
リツジ8の出力端子の負極側は接地されている。
そして前記定電圧ダイオード10の両端間に前記
第1、第2のゲートトリガ回路GT1,GT2をそれ
ぞれ接続している。前記第1のゲートトリガ回路
GT1は抵抗11,12及びNPN形の第1のトラ
ンジスタ13の直列分圧回路と、PNP形の第2
のトランジスタ14、抵抗15及びコンデンサ1
6の直列時定数回路と、抵抗17,18の直列分
圧回路とを互に並列に接続し、上記第2のトラン
ジスタ14のベースを上記抵抗11,12の接続
点に拙続している。前記コンデンサ16の両端間
にPUT素子19のアノード・カソードを介して
パルストランス20の1次巻線を接続している。
前記PUT素子19のゲートを前記抵抗17,1
8の接続点に接続し、前記パルストランス20の
2次巻線を前記制御整流素子2のゲート・端子間
に接続している。前記第2のゲートトリガ回路
GT2は抵抗21,22及びNPN形の第3のトラ
ンジスタ23の直列分圧回路とPNP形の第4の
トランジスタ24、可変抵抗25及び前記コンデ
ンサ16の直列時定数回路とを並列に接続し、上
記第4のトランジスタ24のベースを上記抵抗2
1,22の接続点に接続している。前記抵抗1
7,18の直列分圧回路、PUT素子19、パル
ストランス20を第1のゲートトリガ回路GT1
共通に使用している。そして前記発振回路OSC
のナンドゲート5の出力端子を抵抗26を介して
前記第1のトランジスタ13のベースに接続し、
インバータ6の出力端子を抵抗27を介して前記
第3のトランジスタ23のベースに接続してい
る。
As shown in FIG. 1, a heating element 3 formed of a positive temperature coefficient thermistor is connected to a first AC power source 1 via a bidirectional three-terminal control rectifying element 2 to form a closed circuit. A current transformer 4 is provided in the closed circuit as a current detector in a non-contact manner. Also unstable multivibrator AM, this vibrator
An oscillation circuit OSC is provided, which includes a first two-input NAND gate 5 that inputs the AM output to one input terminal, and an inverter 6 that inverts the output of the NAND gate 5. The above-mentioned unstable multivibrator AM is well-known, and includes inverters I 1 , I 2 , and I 3 connected in series, and the series circuit includes a resistor R 1 and a diode D 1 , and a resistor R 2 and the diode D. It is formed by connecting in parallel a parallel circuit with a series circuit of a diode D 2 having a polarity opposite to that of 1, and connecting a capacitor C in parallel to the series circuit of the inverters I 1 and I 2 . The unstable multivibrator AM is the second
As shown in a of the figure, a rectangular wave signal is output that is at a low level for a period T1 , which is at least slightly longer than the power supply cycle, and is at a high level for a period T2 , which is longer than the period T1 . The oscillation circuit OSC outputs a first pulse signal with a pulse width of T1 from the NAND gate 5 while a high level signal is supplied to the other input terminal of the NAND gate 5, and the inverter 6 outputs a first pulse signal with a pulse width of T1. A second pulse signal of T2 is output. The oscillation circuit OSC supplies a first pulse signal to a first gate trigger circuit GT 1 and a second pulse signal to a second gate trigger circuit GT 2 .
The input terminal of a full-wave rectifier diode bridge 8 is connected to an AC power source 7 obtained by stepping down the voltage of the power source 1 through a transformer (not shown), and the output terminal of the diode bridge 8 is connected to an AC power source 7 through a resistor 9. A constant voltage diode 10 is connected. The negative terminal side of the output terminal of the diode bridge 8 is grounded.
The first and second gate trigger circuits GT 1 and GT 2 are connected between both ends of the constant voltage diode 10, respectively. the first gate trigger circuit
GT 1 consists of a series voltage divider circuit consisting of resistors 11 and 12 and a first transistor 13 of NPN type, and a second transistor of PNP type.
transistor 14, resistor 15 and capacitor 1
A series time constant circuit of 6 and a series voltage dividing circuit of resistors 17 and 18 are connected in parallel with each other, and the base of the second transistor 14 is connected to the connection point of the resistors 11 and 12. A primary winding of a pulse transformer 20 is connected between both ends of the capacitor 16 via the anode and cathode of a PUT element 19.
The gate of the PUT element 19 is connected to the resistor 17,1.
8, and the secondary winding of the pulse transformer 20 is connected between the gate and terminal of the control rectifying element 2. the second gate trigger circuit
GT 2 connects in parallel a series voltage divider circuit of resistors 21 and 22 and a third NPN transistor 23, and a series time constant circuit of a fourth PNP transistor 24, a variable resistor 25, and the capacitor 16, The base of the fourth transistor 24 is connected to the resistor 2.
It is connected to connection points 1 and 22. Said resistance 1
The series voltage dividing circuits 7 and 18, the PUT element 19, and the pulse transformer 20 are used in common with the first gate trigger circuit GT1 . and the oscillation circuit OSC
The output terminal of the NAND gate 5 is connected to the base of the first transistor 13 via a resistor 26,
The output terminal of the inverter 6 is connected to the base of the third transistor 23 via a resistor 27.

前記カレントトランス4は比較回路COMの入
力端に接続されている。前記比較回路COM+E
端子と接地間にダイオード28,29の逆極性直
列回路と抵抗30,31の直列分圧回路を接続
し、上記ダイオード28,29の接続点をコンパ
レータ32の非反転入力端子(+)に接続すると
ともに上記抵抗30,31の接続点を上記コンパ
レータ32の反転入力端子(−)に接続してい
る。そして前記カレントトランス4を抵抗33を
介して前記ダイオード29に並列に接続されてい
る。前記比較回路COMの出力端子すなわちコン
パレータ32の出力端子を2入力ナンドゲート3
4の一方の入力端に接続している。前記ナンドゲ
ート34の他方の入力端には前記発振回路OSC
のナンドゲート5の出力端子が接続されている。
前記ナンドゲート34の出力端子を単安定マルチ
バイブレータMMの入力端子に接続している。前
記単安定マルチバイブレータMMは周知のもの
で、1対の2入力ナンドゲート35,36を設
け、上記ナンドゲート35の出力端子をコンデン
サ37を介して上記ナンドゲート36の一方の入
力端に接続するとともにられに抵抗38を介して
接地し、上記ナンドゲート36の一方の入力端に
接続するとともにさらに抵抗38を介して接地
し、上記ナンドゲート36の一方の入力端子に接
続するとともにさらに抵抗38を介して接地し、
上記ナンドゲート36の出力端子を上記ナンドゲ
ート35の一方の入力端子に接続して構成されて
いる。そして前記ナンドゲート34の出力端子を
前記ナンドゲート35の他方の入力端子に接続
し、かつ前記ナンドゲート36の他方の入力端子
を+E端子に接続している。前記単安定マルチバ
イブレータMMの出力端子、すなわち前記ナンド
ゲート36の出力端子を前記発振回路OSCのナ
ンドゲート5の他方の入力端子に接続している。
The current transformer 4 is connected to the input end of the comparator circuit COM. The comparison circuit COM+E
A reverse polarity series circuit of diodes 28 and 29 and a series voltage divider circuit of resistors 30 and 31 are connected between the terminal and ground, and the connection point of the diodes 28 and 29 is connected to the non-inverting input terminal (+) of the comparator 32. At the same time, the connection point between the resistors 30 and 31 is connected to the inverting input terminal (-) of the comparator 32. The current transformer 4 is connected in parallel to the diode 29 via a resistor 33. The output terminal of the comparison circuit COM, that is, the output terminal of the comparator 32, is connected to a two-input NAND gate 3.
It is connected to one input end of 4. The oscillation circuit OSC is connected to the other input terminal of the NAND gate 34.
The output terminal of the NAND gate 5 is connected.
The output terminal of the NAND gate 34 is connected to the input terminal of a monostable multivibrator MM. The monostable multivibrator MM is well known and includes a pair of two-input NAND gates 35 and 36, and the output terminal of the NAND gate 35 is connected to one input terminal of the NAND gate 36 via a capacitor 37. grounded via a resistor 38, connected to one input terminal of the NAND gate 36 and further grounded via the resistor 38, connected to one input terminal of the NAND gate 36 and further grounded via the resistor 38;
The output terminal of the NAND gate 36 is connected to one input terminal of the NAND gate 35. The output terminal of the NAND gate 34 is connected to the other input terminal of the NAND gate 35, and the other input terminal of the NAND gate 36 is connected to the +E terminal. The output terminal of the monostable multivibrator MM, that is, the output terminal of the NAND gate 36, is connected to the other input terminal of the NAND gate 5 of the oscillation circuit OSC.

このように構成された本考案実施例において
は、第1のトランジスタ13のベース端子に信号
を受けるとこの第1のトランジスタ13が導通
し、それにより第2のトランジスタ14のベース
電流が流れその第2のトランジスタ14が導通す
る。しかして抵抗15とコンデンサー16により
定まる時定数によつてそのコンデンサ16に充電
が行なわれ、この充電電圧が抵抗17,18の分
圧によつて定まつた一定レベル値を越えると
PUT素子19が導通し、パルストランス20の
一次順にパルス電流が流れ、それにより2次側に
パルスが発生して制御整流素子2が導通制御され
る。ここで、コンデンサ16の放電時の作用につ
いて具体的に説明すると、抵抗15及びコンデン
サ16により定まる時定数に従つてコンデンサ1
6が充電され、この充電電圧が抵抗17,18の
分圧により定まる一定レベル以上となると、
PUT素子19は導通し、これに伴つてコンデン
サ16に蓄えられた電荷は放電する。しかして、
PUT素子19を通してパルストランス20の1
次側にパルス電流が流れてその2次側にパルスが
発生する。このパルスは制御整流素子2のゲート
に供給され、この制御整流素子2はパルスが入力
してから交流電源1の次のゼロクロス点までの期
間導通状態となる。このとき、前記コンデンサ1
6には充電が行われるが、一方各抵抗17,18
の分圧により定まる電圧は全波整流ダイオードブ
リツジ8により全波整流され、定電圧ダイオード
10により成形される電圧がゼロクロス点に向か
うに従い降下する。この各抵抗17,18の接続
点はPUT素子19のゲートに接続されており、
このため、PUT素子19のゲート電圧も低下し、
T1期間内に更びコンデンサ16の充電電圧が
PUT素子19のゲート電圧以上となつてPUT素
子19が導通し、同時にコンデンサ16の電荷は
全て放電される。しかし、制御整流素子2は上記
の如くパルスが入力してから交流電源1の次のゼ
ロクロス点までの期間導通状態となつているの
で、制御整流素子2に再びパルスが入力して影響
はない。このとき制御整流素子2の導通角は比較
的小さい所定の導通角たとえば90度に設定されて
いる。また、第3のトランジスタ23のベース端
子に信号を受けるとこの第3のトランジスタ23
が導通しそれにより第4のトランジスタ24のベ
ース電流が流れその第4のトランジスタ24が導
通する。しかして可変抵抗25とコンデンサ16
により定まる時定数によつて、そのコンデンサ1
6が充電されこの充電電圧が抵抗17,18の分
圧によつて定まる一定レベル値を越えるとPUT
素子19が導通し、パルストランス20の2次側
にパルスが発生して制御整流素子2が導通制御さ
れる。ここで、再びコンデンサ16の放電時の作
用について具体的に説明すると、抵抗25及びコ
ンデンサ16により定まる時定数に従つてコンデ
ンサ16が充電され、この充電電圧が抵抗17,
18の分圧により定まる一定レベル以上となる
と、PUT素子19は導通し、これに伴つてコン
デンサ16に蓄えられた電荷は放電する。しかし
て、上記同様にPUT素子19を通してパルスト
ランス20の1次側にパルス電流が流れてその2
次側にパルスが発生する。このパルスは制御整流
素子2のゲートに供給され、この制御整流素子2
はパルスが入力してから交流電源1の次のゼロク
ロス点までの期間導通状態となる。このとき、前
記コンデンサ16には充電が行われるが、一方各
抵抗17,18の分圧により定まる電圧は全波整
流ダイオードブリツジ8により全波整流され、定
電圧ダイオード10により形成される電圧がゼロ
クロス点に向かうに従い降下する。この各抵抗1
7,18の接続点はPUT素子19のゲートに接
続されており、このため、PUT素子19のゲー
ト電圧も低下し、T2期間内に再びコンデンサ1
6の充電電圧がPUT素子19のゲート電圧以上
となつてPUT素子19が導通し、同時にコンデ
ンサ16の電荷は全て放電される。しかし、制御
整流素子2は上記の如くパルスが入力してから交
流電源1の次のゼロクロス点までの期間導通状態
となつているので、制御整流素子2に再びパルス
が入力しても影響はない。このときの制御整流素
子2の導通角は可変抵抗25の抵抗値を変化させ
ることにより任意に設定される。
In the embodiment of the present invention constructed in this manner, when a signal is received at the base terminal of the first transistor 13, the first transistor 13 becomes conductive, and as a result, the base current of the second transistor 14 flows. The second transistor 14 becomes conductive. Therefore, the capacitor 16 is charged by the time constant determined by the resistor 15 and the capacitor 16, and when this charging voltage exceeds a certain level value determined by the voltage division of the resistors 17 and 18.
The PUT element 19 becomes conductive, a pulse current flows through the primary side of the pulse transformer 20, a pulse is generated on the secondary side, and the control rectifier element 2 is controlled to be conductive. Here, to specifically explain the action of the capacitor 16 when discharging, the capacitor 16
6 is charged, and when this charging voltage exceeds a certain level determined by the voltage division of resistors 17 and 18,
The PUT element 19 becomes conductive, and the charge stored in the capacitor 16 is discharged accordingly. However,
1 of the pulse transformer 20 through the PUT element 19
A pulse current flows to the next side and a pulse is generated on the secondary side. This pulse is supplied to the gate of the controlled rectifying element 2, and the controlled rectifying element 2 is in a conductive state for a period from the input of the pulse to the next zero-crossing point of the AC power source 1. At this time, the capacitor 1
6 is charged, while each resistor 17, 18
The voltage determined by the partial voltage is full-wave rectified by the full-wave rectifying diode bridge 8, and the voltage formed by the constant voltage diode 10 drops as it approaches the zero-crossing point. The connection point of each of the resistors 17 and 18 is connected to the gate of the PUT element 19,
Therefore, the gate voltage of the PUT element 19 also decreases,
Within the T1 period, the charging voltage of the capacitor 16 increases further.
The gate voltage of the PUT element 19 becomes higher than that, and the PUT element 19 becomes conductive, and at the same time, all the charges in the capacitor 16 are discharged. However, since the controlled rectifying element 2 is in a conductive state from the input of the pulse to the next zero-crossing point of the AC power source 1 as described above, the pulse is inputted to the controlled rectifying element 2 again and there is no effect. At this time, the conduction angle of the controlled rectifying element 2 is set to a relatively small predetermined conduction angle, for example, 90 degrees. Further, when a signal is received at the base terminal of the third transistor 23, the third transistor 23
becomes conductive, and as a result, the base current of the fourth transistor 24 flows and the fourth transistor 24 becomes conductive. Therefore, variable resistor 25 and capacitor 16
The capacitor 1 is determined by the time constant determined by
6 is charged and this charging voltage exceeds a certain level value determined by the voltage division of resistors 17 and 18, PUT
The element 19 becomes conductive, a pulse is generated on the secondary side of the pulse transformer 20, and the control rectifying element 2 is controlled to be conductive. Here, the action of the capacitor 16 when discharging will be explained in detail again. The capacitor 16 is charged according to a time constant determined by the resistor 25 and the capacitor 16, and this charging voltage is applied to the resistor 17 and the capacitor 16.
When the voltage reaches a certain level determined by the partial voltage of 18, the PUT element 19 becomes conductive, and the charge stored in the capacitor 16 is discharged. Similarly to the above, a pulse current flows through the PUT element 19 to the primary side of the pulse transformer 20, and the second
A pulse is generated on the next side. This pulse is supplied to the gate of the controlled rectifying element 2, and this pulse is supplied to the gate of the controlled rectifying element 2.
is in a conductive state for a period from when a pulse is input to the next zero cross point of the AC power supply 1. At this time, the capacitor 16 is charged, but on the other hand, the voltage determined by the voltage division of each resistor 17 and 18 is full-wave rectified by the full-wave rectifier diode bridge 8, and the voltage formed by the voltage regulator diode 10 is It descends as it approaches the zero-crossing point. Each of these resistors 1
The connection point between 7 and 18 is connected to the gate of the PUT element 19, and therefore the gate voltage of the PUT element 19 also decreases, and the capacitor 1 is connected again within the T2 period.
6 becomes higher than the gate voltage of the PUT element 19, the PUT element 19 becomes conductive, and at the same time, all the charges in the capacitor 16 are discharged. However, since the controlled rectifying element 2 is in a conductive state from the time the pulse is input to the next zero-crossing point of the AC power source 1 as described above, there is no effect even if the pulse is input to the controlled rectifying element 2 again. . The conduction angle of the control rectifying element 2 at this time is arbitrarily set by changing the resistance value of the variable resistor 25.

一方、発振回路OSCでは非安定マルチバイブ
レータAMから第2図のaに示す矩形波信号が出
力され、第1のナンドゲート5への単安定マルチ
バイブレータMMからの入力がハイレベルであれ
ば第1のナンドゲート5からは第2図のbに○イで
示すように時間幅がT1の第1のパルス信号が出
力され、さらにインバータ6からは第2図のcに
○ロで示すように時間幅がT2の第2のパルス信号
が出力される。また第1のナンドゲート5への単
安定マルチバイブレータMMからの入力がローレ
ベルであれば第1のナンドゲート5からは第2図
のbに○ハで示すように単安定マルチバイブレータ
MMの出力がローレベルである限りハイレベルと
なる時間幅が充分に長い第3のパルス信号が出力
され、この間インバータ6からのパルス信号の出
力が停止される。
On the other hand, in the oscillation circuit OSC, the astable multivibrator AM outputs the rectangular wave signal shown in a of FIG. The NAND gate 5 outputs a first pulse signal with a time width of T 1 as shown by the circle in b in Figure 2, and the inverter 6 outputs a first pulse signal with a time width of T1 as shown in the circle in c in Figure 2. A second pulse signal of T 2 is output. Furthermore, if the input from the monostable multivibrator MM to the first NAND gate 5 is low level, the first NAND gate 5 outputs the monostable multivibrator as shown by ○c in b in Fig. 2.
As long as the output of the MM is at a low level, a third pulse signal having a sufficiently long period of time at a high level is output, and during this period, the output of the pulse signal from the inverter 6 is stopped.

また発熱体3に流れる通電量が予め設定した電
流量以下のときにはカレントトランス4の検出レ
ベルが小さくダイオード28,29の接続点レベ
ルより抵抗30,31の接続点レベルが高く比較
回路COMのコンパレータ32出力はローレベル
となる。このときはナンドゲート34出力はナン
ドゲート5からのパルス信号の入力に関係なくハ
イレベルとなりナンドゲート35出力がローレベ
ルとなつて単安定マルチバイブレータMMは動作
せずその出力をハイレベルに保持する。発熱体3
に流れる通電量が設定電流量を越えるとカレント
トランス4の検出レベルが大きくなりダイオード
28,29の接続点レベルが抵抗30,31の接
続点レベルより高くなつて比較回路COMのコン
パレータ32出力がハイレベルとなる。しかして
ナンドゲート34出力はナンドゲート5から第1
のパルス信号が入力されるタイミングでローレベ
ルとなりナンドゲート35出力がハイレベルとな
つて単安定マルチバイブレータMMはコンデンサ
37と抵抗38との時定数に基づく周期で動作
し、一定時間出力をローレベルに保持する。
Furthermore, when the amount of current flowing through the heating element 3 is less than the preset amount of current, the detection level of the current transformer 4 is small, and the level at the connection point of resistors 30 and 31 is higher than the level at the connection point of diodes 28 and 29, and the comparator 32 of the comparison circuit COM The output becomes low level. At this time, the output of the NAND gate 34 is at a high level regardless of the input of the pulse signal from the NAND gate 5, the output of the NAND gate 35 is at a low level, and the monostable multivibrator MM does not operate, keeping its output at a high level. Heating element 3
When the amount of current flowing through exceeds the set current amount, the detection level of the current transformer 4 increases, and the level at the connection point of the diodes 28 and 29 becomes higher than the level at the connection point of the resistors 30 and 31, and the output of the comparator 32 of the comparison circuit COM goes high. level. Therefore, the NAND gate 34 output is the first one from the NAND gate 5.
When the pulse signal is input, it becomes low level and the output of NAND gate 35 becomes high level, and the monostable multivibrator MM operates at a cycle based on the time constant of capacitor 37 and resistor 38, and keeps the output low level for a certain period of time. Hold.

したがつて電源1を投入すると第1のゲートト
リガ回路GT1が発振回路OSCからの第1のパル
ス信号によつて動作して制御整流素子2を導通角
90度で導通制御し、かつ第2のゲートトリガ回路
GT2が発振回路OSCからの第2のパルス信号に
よつて動作して制御整流素子2を任意の導通角で
導通制御する。すなわち制御整流素子2はT1
間導通角90度で導通制御されT2時間任意の導通
角で導通制御され、これが交互にくり返えし行わ
れる。例えば今発熱体3が冷えている状態で電源
1を投入し、しかも第2のゲートトリガ回路GT2
による設定導通角が大きくなつていると発熱体3
の抵抗値が小さいので大電流が流れる。この大電
流はカレントトランス4によつて直ちに検出され
発振回路OSCから第1のパルス信号が出力され
るタイミングで単安定マルチバイブレータMMが
動作し、発振回路OSCの第1のパルス信号を第
3のパルス信号に変換するとともに第2のパルス
信号の出力を停止させる。しかして以後は制御整
流素子2は第1のゲートトリガ回路GT1のみによ
つて導通角が90度で導通制御されるようになり、
発熱体3への通電量が全波通電時の1/√2とな
つて抑制される。
Therefore, when the power supply 1 is turned on, the first gate trigger circuit GT 1 is activated by the first pulse signal from the oscillation circuit OSC to adjust the conduction angle of the control rectifier 2.
Continuity control at 90 degrees and second gate trigger circuit
GT 2 is operated by the second pulse signal from the oscillation circuit OSC to control the conduction of the control rectifying element 2 at an arbitrary conduction angle. That is, the controlled rectifying element 2 is controlled to be conductive at a conduction angle of 90 degrees for a time T1 , and is controlled to be conductive at an arbitrary conduction angle for a time T2 , and this is repeated alternately. For example, if you turn on the power supply 1 while the heating element 3 is cold, and the second gate trigger circuit GT 2
If the conduction angle set by
Since the resistance value of is small, a large current flows. This large current is immediately detected by the current transformer 4, and the monostable multivibrator MM operates at the timing when the first pulse signal is output from the oscillation circuit OSC, converting the first pulse signal of the oscillation circuit OSC into the third pulse signal. The second pulse signal is converted into a pulse signal and the output of the second pulse signal is stopped. However, from then on, the conduction of the controlled rectifying element 2 is controlled only by the first gate trigger circuit GT 1 at a conduction angle of 90 degrees.
The amount of current applied to the heating element 3 is suppressed to 1/√2 of that during full-wave energization.

したがつてこのような発熱体3を設けた器具を
家庭で使用した場合に電源投入時に大電流が流れ
て家庭での電流容量がオーバしブレーカが遮断す
るというような不都合の発生を極力防止できる。
Therefore, when an appliance equipped with such a heating element 3 is used at home, it is possible to prevent as much as possible the occurrence of inconveniences such as a large current flowing when the power is turned on, exceeding the household current capacity and tripping the breaker. .

〔考案の効果〕[Effect of idea]

以上説明したようにこの考案によれば正特性サー
ミスタで形成された発熱体の温度が低く、この発
熱体の内部抵抗が低い状態で通電を開始してもそ
のとき流れる大電流を検出して直ちに電流量を抑
制することができ、大電流が流れ続ける虞れがな
い発熱体制御装置を提供できるものである。
As explained above, according to this invention, the temperature of the heating element formed by a positive temperature coefficient thermistor is low, and even if electricity is started when the internal resistance of this heating element is low, the large current flowing at that time is detected and immediately It is possible to provide a heating element control device that can suppress the amount of current and eliminates the risk of a large current continuing to flow.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の実施例を示す回路図、第2
図は同実施例における発振回路の出力波形を示す
波形図である。 1…第1の交流電源、2…双方向性3端子制御
整流素子、3…正特性サーミスタで形成された発
熱体、4…カレントトランス、GT1…第1のゲー
トトリガ回路、GT2…第2のゲートトリガ回路、
OSC…発振回路、COM…比較回路、MM…単安
定マルチバイブレータ。
Figure 1 is a circuit diagram showing an embodiment of this invention, Figure 2 is a circuit diagram showing an embodiment of this invention.
The figure is a waveform diagram showing the output waveform of the oscillation circuit in the same embodiment. DESCRIPTION OF SYMBOLS 1...First AC power supply, 2...Bidirectional three-terminal control rectifier, 3...Heating element formed by a positive temperature coefficient thermistor, 4...Current transformer, GT1 ...First gate trigger circuit, GT2 ...First 2 gate trigger circuit,
OSC...oscillation circuit, COM...comparison circuit, MM...monostable multivibrator.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 交流電源と、この交流電源に3端子制御整流素
子を直列に介して接続された正特性サーミスタで
形成された発熱体と、この発熱体を介して通流さ
れる電流量を検出する電流検出器と、この電流検
出器の出力レベルと予め設定された設定レベルと
を比較し前記電流検出器の出力レベルが前記設定
レベルを越えたとき信号を出力する比較回路と、
非安定マルチバイブレータの出力端に第1のナン
ドゲートの一方の入力端を接続するとともにこの
第1のナンドゲートの出力端にインバータを接続
して構成され前記第1のナンドゲートの出力端に
パルス幅が少なくとも前記交流電源の周期より長
い第1のパルス信号を又前記インバータの出力端
に前記第1のパルス信号よりもさらに長いパルス
幅の第2のパルス信号をそれぞれ交互に発生する
発振回路と、前記第1のパルス信号を供給されこ
の第1のパルス信号の供給期間だけ前記3端子制
御整流素子を前記交流電源の周期に同期して比較
的小さい所定の導通角で導通制御する第1のゲー
トトリガ回路と、前記第2のパルス信号を供給さ
れこの第2のパルス信号の供給期間だけ前記3端
子制御整流素子を前記交流電源の周期に同期して
任意の導通角で導通制御する第2のゲートトリガ
回路と、一方の入力端に前記比較回路の出力端が
接続されるとともに他方の入力端に前記第1のナ
ンドゲートの出力端が接続された第2のナンドゲ
ートと、入力端子に前記第2のナンドゲートの出
力端が接続されるとともに出力端子が前記第1の
ナンドゲートの他方の入力端に接続され前記比較
回路の出力により前記発振回路から出力される前
記第1のパルス信号をそのパルス幅よりも十分長
い第3のパルス信号に変えて前記第1のゲートト
リガ回路に供給するとともに前記第2のパルス信
号の出力を停止させる単安定マルチバイブレータ
とを具備したことを特徴とする発熱体制御装置。
An AC power supply, a heating element formed by a positive temperature coefficient thermistor connected to the AC power supply through a three-terminal control rectifier in series, and a current detector that detects the amount of current flowing through the heating element. , a comparison circuit that compares the output level of the current detector with a preset setting level and outputs a signal when the output level of the current detector exceeds the setting level;
One input terminal of a first NAND gate is connected to the output terminal of the non-stable multivibrator, and an inverter is connected to the output terminal of the first NAND gate, and the output terminal of the first NAND gate has a pulse width of at least an oscillation circuit that alternately generates a first pulse signal having a longer pulse width than the period of the AC power source and a second pulse signal having a longer pulse width than the first pulse signal at the output end of the inverter; a first gate trigger circuit that is supplied with one pulse signal and controls conduction of the three-terminal control rectifying element at a relatively small predetermined conduction angle in synchronization with the cycle of the AC power supply only during the supply period of the first pulse signal; and a second gate trigger that is supplied with the second pulse signal and controls conduction of the three-terminal control rectifier at an arbitrary conduction angle in synchronization with the cycle of the AC power supply only during the supply period of the second pulse signal. a second NAND gate having one input terminal connected to the output terminal of the comparison circuit and the other input terminal connected to the output terminal of the first NAND gate; and an input terminal of the second NAND gate. The output terminal of the first NAND gate is connected to the other input terminal of the first NAND gate, and the output terminal of the comparison circuit allows the first pulse signal outputted from the oscillation circuit to be adjusted to a width sufficiently larger than the pulse width of the first pulse signal outputted from the oscillation circuit. A heating element control device comprising: a monostable multivibrator that supplies a long third pulse signal to the first gate trigger circuit and stops outputting the second pulse signal.
JP1812982U 1982-02-12 1982-02-12 Heating element control device Granted JPS58122114U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1812982U JPS58122114U (en) 1982-02-12 1982-02-12 Heating element control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1812982U JPS58122114U (en) 1982-02-12 1982-02-12 Heating element control device

Publications (2)

Publication Number Publication Date
JPS58122114U JPS58122114U (en) 1983-08-19
JPH0248886Y2 true JPH0248886Y2 (en) 1990-12-21

Family

ID=30030395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1812982U Granted JPS58122114U (en) 1982-02-12 1982-02-12 Heating element control device

Country Status (1)

Country Link
JP (1) JPS58122114U (en)

Also Published As

Publication number Publication date
JPS58122114U (en) 1983-08-19

Similar Documents

Publication Publication Date Title
JP2628642B2 (en) Automatic voltage switching power supply
US4052624A (en) Ramp and pedestal control circuit
JPH0248886Y2 (en)
JPS5932878B2 (en) induction heating cooker
JPS6327210Y2 (en)
JPS5937712Y2 (en) temperature detection circuit
JP2841691B2 (en) Induction heating cooker
JPS644432B2 (en)
JPH0113303B2 (en)
JPS6215029B2 (en)
JP3413547B2 (en) Power supply for electromagnetic equipment
JP3862307B2 (en) Power supply
JP3038858B2 (en) Charger
JP2653808B2 (en) Charging circuit
JPS6134834Y2 (en)
JPS5842994B2 (en) Horizontal oscillation circuit power supply
JP2566566B2 (en) Charging circuit with automatic voltage switching function
JPS59188565A (en) Hit detector
JP2658025B2 (en) Phase control type solid state relay
JPH0126278B2 (en)
SU1057931A1 (en) Device for temperature control
KR950004062Y1 (en) Range protecting circuit when electric power interrupition
JP2744059B2 (en) Charger charge control circuit
JP2589139B2 (en) Charging device
JPH0221006B2 (en)