JPH0248886Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野） この考案は例えば正特性サーミスタで形成され
た発熱体を使用した電気カーペツト等の発熱体制
御装置に関する。

〔考案の技術的背景とその問題点〕

一般的に正特性サーミスタで形成された発熱体
が発熱するのに従つて内部抵抗が高くなり電流の
流れを制限し、それにより自己の温度上昇を制御
する。しかしこのようなものにおいて発熱体が冷
えた状態で通電を開始すると自己の内部抵抗がか
なり低くなつているため通電開始直後には大電流
が流れる。このような発熱体は例えば電気カーペ
ツト等に使用されており、このようなものでは発
熱体の発熱量、発熱面積が大きいため、通電開始
直後にはかなりの大電流が流れる問題があつた
が、従来のこの種の発熱体を使用した器具では大
電流に対する対策が講じられていないため、使用
開始時に流れる大電流によつて家庭用ブレーカが
遮断してしまう欠点があつた。

〔考案の目的〕

この考案の目的は上述した欠点をのぞくために
なされたもので、発熱体の内部抵抗が低い状態で
通電を開始しても大電流が流れ続けるおそれがな
い発熱体制御装置を提供することにある。

〔考案の概要〕

この考案は交流電源と３端子制御整流素子、正
特性サーミスタで形成された発熱体とでなる閉回
路の制御整流素子を第１のゲートトリガ回路で電
源周期に同期して比較的小さい所定の導通角で導
通制御するとともに第２のゲートトリガ回路で電
源周期に同期して任意の導通角で導通制御するよ
うに形成し、その第１、第２のゲートトリガ回路
を発振回路から交互に出力されるパルス幅が少な
くとも電源周期より長い第１のパルス信号とこの
第１のパルス信号よりさらに長いパルス幅の第２
のパルス信号とで交互に動作させ、一方上記閉回
路に設定レベルを越える電流が流れたとき第１の
パルス信号が出力されるタイミングで単安定マル
チバイブレータを動作させ、そのバイブレータ出
力によつて発振回路からの第２のパルス信号の出
力を停止させるとともに第１のパルス信号をパル
ス幅の充分長い第３のパルス信号に変換させるよ
うにしたものである。

〔考案の実施例〕

以下この考案の実施例を図面を参照して説明す
る。

第１図に示すように第１の交流電源１に双方向
性３端子制御整流素子２を介して正特性サーミス
タで形成された発熱体３を接続し閉回路を構成し
ている。前記閉回路には電流検出器としてカレン
トトランス４が非接触に設けられている。また非
安定マルチバイブレータAM、このバイブレータ
AM出力を一方の入力端に入力する第１の２入力
ナンドゲート５及びこナンドゲート５の出力を反
転するインバータ６からなる発振回路OSCを設
けている。前記非安定マルチバイブレータAMは
周知のもので、インバータI₁，I₂，I₃を直列に接
続し、直列回路に抵抗R₁とダイオードD₁との直
列回路と、抵抗R₂と上記ダイオードD₁とは逆極
なダイオードD₂との直列回路との並列回路を並
列に接続し、かつ上記インバータI₁とI₂との直列
回路にコンデンサＣを並列に接続して形成されて
いる。前記非安定マルチバイブレータAMは第２
図のａに示すように少なくとも電源周期より若干
長いT₁期間ローレベルとなりその期間T₁よりも
長いT₂期間ハイレベルとなる矩形波信号を出力
するものである。前記発振回路OSCはナンドゲ
ート５の他方の入力端にハイレベルな信号が供給
されている状態で上記ナンドゲート５からパルス
幅がT₁の第１のパルス信号を出力するとともに
前記インバータ６からパルス幅がT₂の第２のパ
ルス信号を出力するようにしている。前記発振回
路OSCは第１のパルス信号を第１のゲートトリ
ガ回路GT₁に供給するとともに第２のパルス信号
を第２のゲートトリガ回路GT₂に供給している。
前記電源１をトランス（図示せず）を介して降圧
して得られる交流電源７に全波整流ダイオードブ
リツジ８の入力端子を接続し、そのダイオードブ
リツジ８の出力端子に抵抗９を介して定電圧ダイ
オード１０を接続してている。前記ダイオードブ
リツジ８の出力端子の負極側は接地されている。
そして前記定電圧ダイオード１０の両端間に前記
第１、第２のゲートトリガ回路GT₁，GT₂をそれ
ぞれ接続している。前記第１のゲートトリガ回路
GT₁は抵抗１１，１２及びNPN形の第１のトラ
ンジスタ１３の直列分圧回路と、PNP形の第２
のトランジスタ１４、抵抗１５及びコンデンサ１
６の直列時定数回路と、抵抗１７，１８の直列分
圧回路とを互に並列に接続し、上記第２のトラン
ジスタ１４のベースを上記抵抗１１，１２の接続
点に拙続している。前記コンデンサ１６の両端間
にPUT素子１９のアノード・カソードを介して
パルストランス２０の１次巻線を接続している。
前記PUT素子１９のゲートを前記抵抗１７，１
８の接続点に接続し、前記パルストランス２０の
２次巻線を前記制御整流素子２のゲート・端子間
に接続している。前記第２のゲートトリガ回路
GT₂は抵抗２１，２２及びNPN形の第３のトラ
ンジスタ２３の直列分圧回路とPNP形の第４の
トランジスタ２４、可変抵抗２５及び前記コンデ
ンサ１６の直列時定数回路とを並列に接続し、上
記第４のトランジスタ２４のベースを上記抵抗２
１，２２の接続点に接続している。前記抵抗１
７，１８の直列分圧回路、PUT素子１９、パル
ストランス２０を第１のゲートトリガ回路GT₁と
共通に使用している。そして前記発振回路OSC
のナンドゲート５の出力端子を抵抗２６を介して
前記第１のトランジスタ１３のベースに接続し、
インバータ６の出力端子を抵抗２７を介して前記
第３のトランジスタ２３のベースに接続してい
る。

前記カレントトランス４は比較回路COMの入
力端に接続されている。前記比較回路COM＋Ｅ
端子と接地間にダイオード２８，２９の逆極性直
列回路と抵抗３０，３１の直列分圧回路を接続
し、上記ダイオード２８，２９の接続点をコンパ
レータ３２の非反転入力端子（＋）に接続すると
ともに上記抵抗３０，３１の接続点を上記コンパ
レータ３２の反転入力端子（−）に接続してい
る。そして前記カレントトランス４を抵抗３３を
介して前記ダイオード２９に並列に接続されてい
る。前記比較回路COMの出力端子すなわちコン
パレータ３２の出力端子を２入力ナンドゲート３
４の一方の入力端に接続している。前記ナンドゲ
ート３４の他方の入力端には前記発振回路OSC
のナンドゲート５の出力端子が接続されている。
前記ナンドゲート３４の出力端子を単安定マルチ
バイブレータMMの入力端子に接続している。前
記単安定マルチバイブレータMMは周知のもの
で、１対の２入力ナンドゲート３５，３６を設
け、上記ナンドゲート３５の出力端子をコンデン
サ３７を介して上記ナンドゲート３６の一方の入
力端に接続するとともにられに抵抗３８を介して
接地し、上記ナンドゲート３６の一方の入力端に
接続するとともにさらに抵抗３８を介して接地
し、上記ナンドゲート３６の一方の入力端子に接
続するとともにさらに抵抗３８を介して接地し、
上記ナンドゲート３６の出力端子を上記ナンドゲ
ート３５の一方の入力端子に接続して構成されて
いる。そして前記ナンドゲート３４の出力端子を
前記ナンドゲート３５の他方の入力端子に接続
し、かつ前記ナンドゲート３６の他方の入力端子
を＋Ｅ端子に接続している。前記単安定マルチバ
イブレータMMの出力端子、すなわち前記ナンド
ゲート３６の出力端子を前記発振回路OSCのナ
ンドゲート５の他方の入力端子に接続している。

このように構成された本考案実施例において
は、第１のトランジスタ１３のベース端子に信号
を受けるとこの第１のトランジスタ１３が導通
し、それにより第２のトランジスタ１４のベース
電流が流れその第２のトランジスタ１４が導通す
る。しかして抵抗１５とコンデンサー１６により
定まる時定数によつてそのコンデンサ１６に充電
が行なわれ、この充電電圧が抵抗１７，１８の分
圧によつて定まつた一定レベル値を越えると
PUT素子１９が導通し、パルストランス２０の
一次順にパルス電流が流れ、それにより２次側に
パルスが発生して制御整流素子２が導通制御され
る。ここで、コンデンサ１６の放電時の作用につ
いて具体的に説明すると、抵抗１５及びコンデン
サ１６により定まる時定数に従つてコンデンサ１
６が充電され、この充電電圧が抵抗１７，１８の
分圧により定まる一定レベル以上となると、
PUT素子１９は導通し、これに伴つてコンデン
サ１６に蓄えられた電荷は放電する。しかして、
PUT素子１９を通してパルストランス２０の１
次側にパルス電流が流れてその２次側にパルスが
発生する。このパルスは制御整流素子２のゲート
に供給され、この制御整流素子２はパルスが入力
してから交流電源１の次のゼロクロス点までの期
間導通状態となる。このとき、前記コンデンサ１
６には充電が行われるが、一方各抵抗１７，１８
の分圧により定まる電圧は全波整流ダイオードブ
リツジ８により全波整流され、定電圧ダイオード
１０により成形される電圧がゼロクロス点に向か
うに従い降下する。この各抵抗１７，１８の接続
点はPUT素子１９のゲートに接続されており、
このため、PUT素子１９のゲート電圧も低下し、
T₁期間内に更びコンデンサ１６の充電電圧が
PUT素子１９のゲート電圧以上となつてPUT素
子１９が導通し、同時にコンデンサ１６の電荷は
全て放電される。しかし、制御整流素子２は上記
の如くパルスが入力してから交流電源１の次のゼ
ロクロス点までの期間導通状態となつているの
で、制御整流素子２に再びパルスが入力して影響
はない。このとき制御整流素子２の導通角は比較
的小さい所定の導通角たとえば90度に設定されて
いる。また、第３のトランジスタ２３のベース端
子に信号を受けるとこの第３のトランジスタ２３
が導通しそれにより第４のトランジスタ２４のベ
ース電流が流れその第４のトランジスタ２４が導
通する。しかして可変抵抗２５とコンデンサ１６
により定まる時定数によつて、そのコンデンサ１
６が充電されこの充電電圧が抵抗１７，１８の分
圧によつて定まる一定レベル値を越えるとPUT
素子１９が導通し、パルストランス２０の２次側
にパルスが発生して制御整流素子２が導通制御さ
れる。ここで、再びコンデンサ１６の放電時の作
用について具体的に説明すると、抵抗２５及びコ
ンデンサ１６により定まる時定数に従つてコンデ
ンサ１６が充電され、この充電電圧が抵抗１７，
１８の分圧により定まる一定レベル以上となる
と、PUT素子１９は導通し、これに伴つてコン
デンサ１６に蓄えられた電荷は放電する。しかし
て、上記同様にPUT素子１９を通してパルスト
ランス２０の１次側にパルス電流が流れてその２
次側にパルスが発生する。このパルスは制御整流
素子２のゲートに供給され、この制御整流素子２
はパルスが入力してから交流電源１の次のゼロク
ロス点までの期間導通状態となる。このとき、前
記コンデンサ１６には充電が行われるが、一方各
抵抗１７，１８の分圧により定まる電圧は全波整
流ダイオードブリツジ８により全波整流され、定
電圧ダイオード１０により形成される電圧がゼロ
クロス点に向かうに従い降下する。この各抵抗１
７，１８の接続点はPUT素子１９のゲートに接
続されており、このため、PUT素子１９のゲー
ト電圧も低下し、T₂期間内に再びコンデンサ１
６の充電電圧がPUT素子１９のゲート電圧以上
となつてPUT素子１９が導通し、同時にコンデ
ンサ１６の電荷は全て放電される。しかし、制御
整流素子２は上記の如くパルスが入力してから交
流電源１の次のゼロクロス点までの期間導通状態
となつているので、制御整流素子２に再びパルス
が入力しても影響はない。このときの制御整流素
子２の導通角は可変抵抗２５の抵抗値を変化させ
ることにより任意に設定される。

一方、発振回路OSCでは非安定マルチバイブ
レータAMから第２図のａに示す矩形波信号が出
力され、第１のナンドゲート５への単安定マルチ
バイブレータMMからの入力がハイレベルであれ
ば第１のナンドゲート５からは第２図のｂに○イで
示すように時間幅がT₁の第１のパルス信号が出
力され、さらにインバータ６からは第２図のｃに
○ロで示すように時間幅がT₂の第２のパルス信号
が出力される。また第１のナンドゲート５への単
安定マルチバイブレータMMからの入力がローレ
ベルであれば第１のナンドゲート５からは第２図
のｂに○ハで示すように単安定マルチバイブレータ
MMの出力がローレベルである限りハイレベルと
なる時間幅が充分に長い第３のパルス信号が出力
され、この間インバータ６からのパルス信号の出
力が停止される。

また発熱体３に流れる通電量が予め設定した電
流量以下のときにはカレントトランス４の検出レ
ベルが小さくダイオード２８，２９の接続点レベ
ルより抵抗３０，３１の接続点レベルが高く比較
回路COMのコンパレータ３２出力はローレベル
となる。このときはナンドゲート３４出力はナン
ドゲート５からのパルス信号の入力に関係なくハ
イレベルとなりナンドゲート３５出力がローレベ
ルとなつて単安定マルチバイブレータMMは動作
せずその出力をハイレベルに保持する。発熱体３
に流れる通電量が設定電流量を越えるとカレント
トランス４の検出レベルが大きくなりダイオード
２８，２９の接続点レベルが抵抗３０，３１の接
続点レベルより高くなつて比較回路COMのコン
パレータ３２出力がハイレベルとなる。しかして
ナンドゲート３４出力はナンドゲート５から第１
のパルス信号が入力されるタイミングでローレベ
ルとなりナンドゲート３５出力がハイレベルとな
つて単安定マルチバイブレータMMはコンデンサ
３７と抵抗３８との時定数に基づく周期で動作
し、一定時間出力をローレベルに保持する。

したがつて電源１を投入すると第１のゲートト
リガ回路GT₁が発振回路OSCからの第１のパル
ス信号によつて動作して制御整流素子２を導通角
90度で導通制御し、かつ第２のゲートトリガ回路
GT₂が発振回路OSCからの第２のパルス信号に
よつて動作して制御整流素子２を任意の導通角で
導通制御する。すなわち制御整流素子２はT₁時
間導通角90度で導通制御されT₂時間任意の導通
角で導通制御され、これが交互にくり返えし行わ
れる。例えば今発熱体３が冷えている状態で電源
１を投入し、しかも第２のゲートトリガ回路GT₂
による設定導通角が大きくなつていると発熱体３
の抵抗値が小さいので大電流が流れる。この大電
流はカレントトランス４によつて直ちに検出され
発振回路OSCから第１のパルス信号が出力され
るタイミングで単安定マルチバイブレータMMが
動作し、発振回路OSCの第１のパルス信号を第
３のパルス信号に変換するとともに第２のパルス
信号の出力を停止させる。しかして以後は制御整
流素子２は第１のゲートトリガ回路GT₁のみによ
つて導通角が90度で導通制御されるようになり、
発熱体３への通電量が全波通電時の１／√２とな
つて抑制される。

したがつてこのような発熱体３を設けた器具を
家庭で使用した場合に電源投入時に大電流が流れ
て家庭での電流容量がオーバしブレーカが遮断す
るというような不都合の発生を極力防止できる。

〔考案の効果〕

以上説明したようにこの考案によれば正特性サー
ミスタで形成された発熱体の温度が低く、この発
熱体の内部抵抗が低い状態で通電を開始してもそ
のとき流れる大電流を検出して直ちに電流量を抑
制することができ、大電流が流れ続ける虞れがな
い発熱体制御装置を提供できるものである。

【図面の簡単な説明】

第１図はこの考案の実施例を示す回路図、第２
図は同実施例における発振回路の出力波形を示す
波形図である。 １…第１の交流電源、２…双方向性３端子制御
整流素子、３…正特性サーミスタで形成された発
熱体、４…カレントトランス、GT₁…第１のゲー
トトリガ回路、GT₂…第２のゲートトリガ回路、
OSC…発振回路、COM…比較回路、MM…単安
定マルチバイブレータ。

Claims (1)

【実用新案登録請求の範囲】
1. 交流電源と、この交流電源に３端子制御整流素
   子を直列に介して接続された正特性サーミスタで
   形成された発熱体と、この発熱体を介して通流さ
   れる電流量を検出する電流検出器と、この電流検
   出器の出力レベルと予め設定された設定レベルと
   を比較し前記電流検出器の出力レベルが前記設定
   レベルを越えたとき信号を出力する比較回路と、
   非安定マルチバイブレータの出力端に第１のナン
   ドゲートの一方の入力端を接続するとともにこの
   第１のナンドゲートの出力端にインバータを接続
   して構成され前記第１のナンドゲートの出力端に
   パルス幅が少なくとも前記交流電源の周期より長
   い第１のパルス信号を又前記インバータの出力端
   に前記第１のパルス信号よりもさらに長いパルス
   幅の第２のパルス信号をそれぞれ交互に発生する
   発振回路と、前記第１のパルス信号を供給されこ
   の第１のパルス信号の供給期間だけ前記３端子制
   御整流素子を前記交流電源の周期に同期して比較
   的小さい所定の導通角で導通制御する第１のゲー
   トトリガ回路と、前記第２のパルス信号を供給さ
   れこの第２のパルス信号の供給期間だけ前記３端
   子制御整流素子を前記交流電源の周期に同期して
   任意の導通角で導通制御する第２のゲートトリガ
   回路と、一方の入力端に前記比較回路の出力端が
   接続されるとともに他方の入力端に前記第１のナ
   ンドゲートの出力端が接続された第２のナンドゲ
   ートと、入力端子に前記第２のナンドゲートの出
   力端が接続されるとともに出力端子が前記第１の
   ナンドゲートの他方の入力端に接続され前記比較
   回路の出力により前記発振回路から出力される前
   記第１のパルス信号をそのパルス幅よりも十分長
   い第３のパルス信号に変えて前記第１のゲートト
   リガ回路に供給するとともに前記第２のパルス信
   号の出力を停止させる単安定マルチバイブレータ
   とを具備したことを特徴とする発熱体制御装置。