JPH0248912B2 - - Google Patents
Info
- Publication number
- JPH0248912B2 JPH0248912B2 JP54039076A JP3907679A JPH0248912B2 JP H0248912 B2 JPH0248912 B2 JP H0248912B2 JP 54039076 A JP54039076 A JP 54039076A JP 3907679 A JP3907679 A JP 3907679A JP H0248912 B2 JPH0248912 B2 JP H0248912B2
- Authority
- JP
- Japan
- Prior art keywords
- unit matrix
- degrees
- storage means
- dot
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はマトリツクスで表現されたドツトパタ
ーンを例えば90度回転させたドツトパターンを発
生させるパターン発生装置に関するものである。
ーンを例えば90度回転させたドツトパターンを発
生させるパターン発生装置に関するものである。
[従来技術の説明とその問題点]
従来パターンを回転させるには、ソフトウエア
でマトリツクス演算を行なう方法が使用されてい
る。この方法は多くの処理を必要とし、迅速なド
ツトパターンの回転が得られなかつた。
でマトリツクス演算を行なう方法が使用されてい
る。この方法は多くの処理を必要とし、迅速なド
ツトパターンの回転が得られなかつた。
また、文字表示装置においては文字のドツトパ
ターンが方向性を持つ(横書きまたは縦書き)よ
うに記憶されている場合が多く、横書きと縦書き
の両方が行なえる文字表示装置では横書き用文字
ドツトパターンと縦書き用文字ドツトパターンの
2種類を用意する必要がある。したがつて、メモ
リ容量を2倍必要とすることになり、横書きおよ
び縦書きの双方の文字表示を許容するシステムで
はメモリが増加して経済性が悪くなる。
ターンが方向性を持つ(横書きまたは縦書き)よ
うに記憶されている場合が多く、横書きと縦書き
の両方が行なえる文字表示装置では横書き用文字
ドツトパターンと縦書き用文字ドツトパターンの
2種類を用意する必要がある。したがつて、メモ
リ容量を2倍必要とすることになり、横書きおよ
び縦書きの双方の文字表示を許容するシステムで
はメモリが増加して経済性が悪くなる。
更に、従来の文字処理装置において、ハードウ
エアによつてドツトパターンの回転を行うものも
あるにはあつたが、余計な周辺回路等を必要と
し、コスト的にも処理速度の面でも問題があつ
た。
エアによつてドツトパターンの回転を行うものも
あるにはあつたが、余計な周辺回路等を必要と
し、コスト的にも処理速度の面でも問題があつ
た。
[問題点を解決するための手段及び作用]
本発明は、記憶手段に記憶されたパターンデー
タをその読み出し順序の制御によつて回転するこ
とによつて、特別な回転処理のため周辺回路が簡
素化される安価なパターン発生装置を提供するこ
とを目的とする。
タをその読み出し順序の制御によつて回転するこ
とによつて、特別な回転処理のため周辺回路が簡
素化される安価なパターン発生装置を提供するこ
とを目的とする。
本発明は、ドツトパターン回転処理を迅速に行
なえ、例えば横(縦)書き用に配列記憶された文
字のドツトパターンの向きを縦(横)書きができ
るような文字ドツトパターンに変換することもで
きるパターン発生装置を提供しようとするもので
ある。
なえ、例えば横(縦)書き用に配列記憶された文
字のドツトパターンの向きを縦(横)書きができ
るような文字ドツトパターンに変換することもで
きるパターン発生装置を提供しようとするもので
ある。
[実施例]
以下本発明の一実施例を図面に従い説明する。
第1図は本発明によるドツトパターンの分割法
を示すもので一文字のドツトパターンをM行、N
列の単位マトリクス群AMNに分割し、更に単位マ
トリクスAmnを第2図に示す様に各ドツトに対
応した要素Aijに分割する。
を示すもので一文字のドツトパターンをM行、N
列の単位マトリクス群AMNに分割し、更に単位マ
トリクスAmnを第2図に示す様に各ドツトに対
応した要素Aijに分割する。
単位マトリツクスAmnの各要素aijを第2図の
様に順次配列し、(i・j)ビツト1語のメモリ
に蓄える。例えばi=j=4の場合は1語16ビツ
トのメモリに蓄えてもよいし、1語8ビツトのメ
モリの場合はメモリ素子を2組用意し、この2組
のメモリが同時にアクセス出来るようにしておけ
ばよい。1語4ビツトのメモリの場合は4組、1
語1ビツトの場合は16組用意すればよいのは当然
である。ここで重要なことは(i・j)ビツトが
同時にアクセス出来るということである。
様に順次配列し、(i・j)ビツト1語のメモリ
に蓄える。例えばi=j=4の場合は1語16ビツ
トのメモリに蓄えてもよいし、1語8ビツトのメ
モリの場合はメモリ素子を2組用意し、この2組
のメモリが同時にアクセス出来るようにしておけ
ばよい。1語4ビツトのメモリの場合は4組、1
語1ビツトの場合は16組用意すればよいのは当然
である。ここで重要なことは(i・j)ビツトが
同時にアクセス出来るということである。
係るメモリを(M・N)個用意すればドツトパ
ターンの全ドツトが蓄えられる。
ターンの全ドツトが蓄えられる。
このようにドツトパターンを分割したメモリを
用いてパターンを発生させる場合A11,A12,
A13,…AMNという順序でメモリにアクセスし出
力されたデータ即ちaijを第3図に示す様にa11,
a12,a13という順にパターン発生器のビデオ信号
として使用すれば通常のパターンが得られる。
用いてパターンを発生させる場合A11,A12,
A13,…AMNという順序でメモリにアクセスし出
力されたデータ即ちaijを第3図に示す様にa11,
a12,a13という順にパターン発生器のビデオ信号
として使用すれば通常のパターンが得られる。
又メモリへのアクセスをAM1,A(M-1)1,…,
A11,AM2,A(M-1)2,…,AMN,…,A1Nという順
序に切り換え且つ出力されたデータaijをai1,
a(i-1)1,…a21,a11という順序でパターン発生器
のビデオ信号として使用すれば右に90度回転した
パターンが得られる。
A11,AM2,A(M-1)2,…,AMN,…,A1Nという順
序に切り換え且つ出力されたデータaijをai1,
a(i-1)1,…a21,a11という順序でパターン発生器
のビデオ信号として使用すれば右に90度回転した
パターンが得られる。
同様にAM,N,AM(N-1),…AM2,AM1,…A(M-1)2,
A(M-1)1…A1
A(M-1)1…A1
Claims (1)
- 【特許請求の範囲】 1 横方向及び縦方向がそれぞれM(行)xi(ドツ
ト)、N(列)xj(ドツト)で構成されるパターン
データを横方向及び縦方向にそれぞれMxN個の
単位マトリクスに分割して記憶した記憶手段と、 前記記憶手段のパターンデータの列方向、行方
向の夫々をドツト単位で計数する計数手段と、 前記計数手段の計数に応答して、前記記憶手段
のパターンデータを構成する単位マトリクスの正
常配列をA11,A12,……,A1N,A21,A22,…
…,AM1,……,AMN(但し、Anoは当該パターン
データを構成するm行・n列目の単位マトリク
ス)として、時計方向に対して90度回転時を
AM1,A(M-1)1,……,A11,AM2,A(M-1)2,……,
AMN,……,A1N、時計方向に180度回転時を
AMN,AM(N-1),……,AM1,A(M-1)N,A(M-1)(N-1),
……,A1N,……,A11、時計方向に270度回転時
をA1N,A2N,……,AMN,A1(N-1),A2(N-1),…
…,A11,……AM1の順で前記記憶手段から読み
出す読み出し制御手段と、 前記読み出し制御手段により、i(ドツト)xj
(ドツト)で構成される各単位マトリクスが正常
配列で前記記憶手段から読み出されたときは、各
単位マトリクスを構成するドツトデータを正常配
列a11,a12,……,a1j,a21,a22,……,ai1…
…,aij(但し、arsは各単位マトリクスを構成する
r行、s列目のドツトデータ)の順で出力するデ
ータ線を選択し、各単位マトリクスが90度回転す
る順序で読み出されたときは、各単位マトリクス
を構成するドツトデータをai1,a(i-1)1,……,
a11,ai2,a(i-1)2,……,aij,……,a1jの順で出
力するデータ線を選択し、各単位マトリクスが
180度回転する順序で読み出されたときは、各単
位マトリクスを構成するドツトデータをaij,
ai(j-1),……,ai1,a(i-1)j,a(i-1)(j-1),……,a1
j,
……,a11の順で出力するデータ線を選択し、各
単位マトリクスが270度回転する順序で読み出さ
れたときは、各単位マトリクスを構成するドツト
データをa1j,a2j,……,aij,a1(j-1),a2(j-1),…
…,a11,……,ai1の順で出力するデータ線を選
択するよう、前記計数手段の計数に応答して切り
換えられるスイツチ手段とを具備し、 前記記憶手段に記憶されたパターンデータを0
度、90度、180度、270度回転したパターンとして
出力することを特徴とするパターン発生装置。 (但し、M、N、i、jは2以上の整数とす
る。) 2 前記記憶手段に記憶されたパターンデータの
行及び列の単位マトリクスの個数はM=N=p
(pは2以上の整数とする。)個であり、各単位マ
トリクスの行及び列のドツトデータの個数はi=
j=q(qは2以上の整数とする。)個であること
を特徴とする特許請求の範囲第1項記載のパター
ン発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3907679A JPS55130582A (en) | 1979-03-30 | 1979-03-30 | Character pattern generator |
| US06/450,352 US4566002A (en) | 1979-03-30 | 1982-12-16 | Data output apparatus capable of rotating data output therefrom relative to data input thereto |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3907679A JPS55130582A (en) | 1979-03-30 | 1979-03-30 | Character pattern generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55130582A JPS55130582A (en) | 1980-10-09 |
| JPH0248912B2 true JPH0248912B2 (ja) | 1990-10-26 |
Family
ID=12543015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3907679A Granted JPS55130582A (en) | 1979-03-30 | 1979-03-30 | Character pattern generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55130582A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57129491A (en) * | 1981-02-03 | 1982-08-11 | Sanyo Electric Works | Station name indicator |
| JPS584187A (ja) * | 1981-06-30 | 1983-01-11 | 松下電器産業株式会社 | 文字回転方法 |
| JPS59128586A (ja) * | 1983-01-14 | 1984-07-24 | 富士ゼロックス株式会社 | 縦横両方向読み出し可能メモリアレイ |
| JP2647073B2 (ja) * | 1984-10-02 | 1997-08-27 | データイースト 株式会社 | 図形表示装置 |
| US4745560A (en) * | 1985-10-15 | 1988-05-17 | International Business Machines Corporation | Method of controlling a bit-image printer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1547119A (en) * | 1977-12-09 | 1979-06-06 | Ibm | Image rotation apparatus |
-
1979
- 1979-03-30 JP JP3907679A patent/JPS55130582A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55130582A (en) | 1980-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0263924B1 (en) | On-chip bit reordering structure | |
| US4806920A (en) | Device for producing an output image while giving an original image a rotation of 90, 180, or 270 | |
| GB1423397A (en) | Multi-dimensional access solid state memory | |
| JPH0323917B2 (ja) | ||
| GB1360930A (en) | Memory and addressing system therefor | |
| JPS6325672B2 (ja) | ||
| JPH01134495A (ja) | 画像データ回転処理装置及びその方法 | |
| JPH023515B2 (ja) | ||
| JPH0248912B2 (ja) | ||
| US4163281A (en) | Method and apparatus for the rotation of a binary-data matrix, intended particularly to be used as a storage unit having a two-way access mode for electronic computers | |
| US4935897A (en) | Semiconductor memory device suitable for use as a dot image buffer for a printer | |
| US7231413B2 (en) | Transposition circuit | |
| US4559611A (en) | Mapping and memory hardware for writing horizontal and vertical lines | |
| US5193203A (en) | System for rearranging sequential data words from an initial order to an arrival order in a predetermined order | |
| JP3151788B2 (ja) | 矩形原画像の回転方法 | |
| JP3124852B2 (ja) | データ移動回路及びアドレス配列 | |
| JP2723056B2 (ja) | データ変換装置 | |
| JP2643533B2 (ja) | 画像情報回転装置 | |
| JPH0554132A (ja) | 画像回転用メモリ装置 | |
| JPS58207170A (ja) | 画像処理システム | |
| KR950033862A (ko) | Ram과의 인터페이스 방법 및 장치 | |
| JPH05120121A (ja) | 番地変換機能付記憶装置 | |
| JPS59128586A (ja) | 縦横両方向読み出し可能メモリアレイ | |
| SU1108507A1 (ru) | Запоминающее устройство с многоформатным доступом к данным | |
| Lee | Efficient address generation in a parallel processor |