JPH0249026Y2 - - Google Patents

Info

Publication number
JPH0249026Y2
JPH0249026Y2 JP14734282U JP14734282U JPH0249026Y2 JP H0249026 Y2 JPH0249026 Y2 JP H0249026Y2 JP 14734282 U JP14734282 U JP 14734282U JP 14734282 U JP14734282 U JP 14734282U JP H0249026 Y2 JPH0249026 Y2 JP H0249026Y2
Authority
JP
Japan
Prior art keywords
deglitch
signal
control signal
channel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14734282U
Other languages
English (en)
Other versions
JPS5953512U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14734282U priority Critical patent/JPS5953512U/ja
Publication of JPS5953512U publication Critical patent/JPS5953512U/ja
Application granted granted Critical
Publication of JPH0249026Y2 publication Critical patent/JPH0249026Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 本考案は、パルス符号変調信号を復調して量子
化レベルに変換したあとの階段波信号が、低域フ
イルタでは除けないスパイク状の、いわゆるグリ
ツチ成分を含むため、これを除去し、かつアパー
チヤ効果を生ずるデグリツチ回路を用いて、通常
のステレオモードとそれ以外のモードの切り換え
ができるようにしたモード切り換え装置に関す
る。
アナログ信号をパルス符号変調して得られるデ
イジタル信号を記録し再生を行なうPCMデイジ
タルオーデイオ方式は、従来のアナログ方式では
得られなかつた低歪、大ダイナミツクレンジが可
能であるが、PCMデイジタルオーデイオ方式と
いえども、信号再生時にはアナログ信号に復調
し、これをアンプ回路に供給する点で、従来のア
ナログ方式と異なるところがない。
したがつて、左右のスピーカの再生モードをス
テレオとするかモノーラルとするか、或いは左右
を逆(リバース)にするかといつたモード切り換
えを行なうための従来のモード切り換え装置は、
これまでと同様に左右のチヤンネルの信号伝送路
をたすきがけ状に接続し、その接続部分に設けた
4個のスイツチを適宜切り換えてモードを切り換
えるようにしている。このためチヤンネル間のク
ロストークを抑えるのが難しく、また伝送途中に
おける信号の劣化が著しい等の欠点があつた。
本考案は、デジタル信号をアナログ変換する過
程において、量子化レベルに変換した階段波信号
中に含まれるグリツチ成分を除くためのデグリツ
チ回路が、聴感上無視し得る高速スイツチング動
作を行なつていることに着目し、このデグリツチ
回路のスイツチングモードを切り換えることによ
り、上記欠点を除去したモード切換装置を提供す
ることを目的とする。
また、本考案の他の目的はデグリツチ回路を制
御する信号(以下デグリツチ信号と称する)と左
右チヤンネルごとに信号を抜き取る、いわゆるチ
ヤンネル信号とから生成する左チヤンネルデグリ
ツチ制御信号と右チヤンネルデグリツチ制御信号
を、適宜組み変えてデグリツチ回路に供給するこ
とにより、モードの切り換えをきわめて簡単に行
なうことができるようにしたモード切り換え装置
を提供することにある。
この目的を達成するため本考案は、例えば半導
体アナログスイツチ等によつて構成される一対の
アナログスイツチング回路をデグリツチ回路とし
て形成し、その前段のDA変換器は量子化レベル
に変換した階段波信号を出力するものとして構成
することにより、上記デグリツチ回路は左又は右
チヤンネルのアナログ情報に含まれるグリツチ成
分を除去するとともに、アパーチヤ効果を生ずる
ものとして構成する。また、パルス符号変調信号
の各時分割された期間におけるチヤンネルの左右
の別を示すチヤンネル信号とデグリツチ制御信号
から、左チヤンネルデグリツチ制御信号と右チヤ
ンネルデグリツチ制御信号を生成する信号処理回
路と、この信号処理回路とデグリツチ回路との間
に設けられ、デグリツチ回路に対して左チヤンネ
ルデグリツチ制御信号又は右チヤンネルデグリツ
チ制御信号を任意の組み合わせで供給することに
より、通常のステレオモードとそれ以外のモード
に出力信号を切り換えるモード切り換え用スイツ
チとから構成される。
以下、本考案の実施例について、図面を参照し
て説明する。第1図は本考案のデグリツチ回路を
用いたモード切り換え装置の一実施例を示す概略
回路構成図、第2図はその動作を説明するための
回路各部の信号波形図である。
第1図中、モード切り換え装置1は、デグリツ
チ回路2を有している。デグリツチ回路2の前段
には、パルス符号変調信号pをアナログ信号に変
換するためのDA変換器(以下、ここでは量子化
レベルに変換した階段波信号を出力するものとす
る。)3が抵抗R1を介して接続してある。パルス
符号変調信号pは、第2図に示した如くn(例え
ば16)ビツトの1単位パルス列が、左チヤンネル
と右チヤンネルの信号で交互に多重されている。
このため、チヤンネルの切れ目といずれのチヤン
ネルであるかを示すチヤンネル信号aが必らず付
随して用いられる。また、DA変換の過程で生ず
るグリツチ成分を除くためのデグリツチ制御信号
bも、チヤンネル信号aと同様、歪を抑えた再生
に必須の信号として、パルス符号変調信号pに付
随して用いられる。本実施例の場合、デグリツチ
制御信号bとしては、時分割周期に同期し、各時
分割期間の後半で立上り、次の時間割期間の始ま
りで立下るパルスを用いている。したがつて、こ
のデグリツチ回路2は、周知のアパーチヤ効果も
生ずるもので構成される。この回路2は左チヤン
ネル用と右チヤンネル用のアナログスイツチング
回路2l,2rを有している。そして、通常のス
テレオ再生では、左チヤンネルデグリツチ時にア
ナログスイツチング回路2lが閉成し、右チヤン
ネルデグリツチ時にアナログスイツチング回路2
rが閉成する。
デグリツチ回路2の各スイツチング回路2l,
2rには、夫々アンプ回路4l,4rと低域通過
フイルタ5l,5rが接続してあり、デグリツチ
された信号を増幅後、信号のエンベロープを円滑
化している。よつて、各端子9l,9rからは聴
取可能な低周波のアナログ信号が出力される。
6は、信号処理回路で、前記したチヤンネル信
号aとデグリツチ制御信号bが供給され、これら
を論理積演算する2個のアンドゲート6l,6r
からなる。アンドゲート6l,6rとスイツチン
グ回路2l,2rとの間には、互いに連動するモ
ード切り換え用スイツチ7l,7r及びモノーラ
ル時の信号レベル調整用スイツチ8が設けてあ
る。
アンドゲート6lは、チヤンネル信号aとデグ
リツチ信号bの論理積を演算し、得られた左チヤ
ンネルデグリツチ制御信号a,bを、スイツチ7
lのノーマルモード端子7l−N及び左チヤンネ
ルモード端子7l−Lに、またスイツチ7rの左
チヤンネルモード端子7r−L及びリバースモー
ド端子7r−Xに夫々供給する。
アンドゲート6rは、チヤンネル信号aをイン
バータ6iにて反転した信号とデグリツチ制御
信号bとの論理積を演算し、得られた右チヤンネ
ルデグリツチ制御信号,bを、スイツチ7lの
右チヤンネルモード端子7l−R及びリバースモ
ード端子7l−Xに、またスイツチ7rのノーマ
ルモード端子7r−N及び右チヤンネルモード端
子7r−Rに供給する。
さらに、デグリツチ制御信号bはスイツチ7
l,7rのモノーラルモード端子7l−Mと7r
−Mに供給される。また、スイツチ8は、そのモ
ノーラルモード端子8−Mだけが、信号レベル低
減用の抵抗R2を閉路するためのスイツチ8aに
接続される。従つて、スイツチ8をモノーラルモ
ード端子8−Mに接続したときに、スイツチ8a
は閉成する。そこで、抵抗R2は抵抗R1に実質的
に並列接続され、DA変換器3の出力は6dB程度
減衰し、これによりモノーラル時の信号レベルを
他のモードのときと同程度のレベルに調整する。
ここで、スイツチ7l,7r,8がノーマルモ
ード端子7l−N,7r−N,8−Nに接続して
ある場合は、アンドゲート6lから得られた左チ
ヤンネルデグリツチ制御信号a,bにより、アナ
ログスイツチング回路2lが閉成し、アンドゲー
ト6rから得られた右チヤンネルデグリツチ制御
信号,bにより、アナログスイツチング回路2
rが閉成するので、左チヤンネルからは左チヤン
ネルの信号が、また右チヤンネルからは右チヤン
ネルの信号が得られる、いわゆる通常のステレオ
再生が行なわれる。これに対し、スイツチ7l,
7r,8をリバースモード端子7l−X,7r−
X,8−Xに切り換えると、アンドゲート回路6
lからの左チヤンネルデグリツチ制御信号a,b
により、アナログスイツチング回路2rが閉成
し、アンドゲート6rからの右チヤンネルデグリ
ツチ制御信号,bにより、アナログスイツチン
グ回路2lが閉成する。このため、左チヤンネル
からは右チヤンネルの信号が、また右チヤンネル
からは左チヤンネルの信号が得られる、いわゆる
リバースされたステレオ再生が行なわれる。
次に、スイツチ7l,7r,8を左チヤンネル
モード端子7l−L,7r−L,8−Lに切り換
えると、どちらのアナログスイツチング回路2
l,2rも左チヤンネルデグリツチ制御信号a,
bによつて閉成され、これにより左右のチヤンネ
ルからは、ともに左チヤンネルの信号が得られ
る。同様に、スイツチ7l,7r,8を右チヤン
ネルモード端子7l−R,7r−R,8−Rに切
り換えると、どちらのアナログスイツチング回路
2l,2rも右チヤンネルデグリツチ制御信号
a,bによつて閉成され、これにより左右のチヤ
ンネルからは、ともに右チヤンネルの信号が得ら
れる。
さらにまた、スイツチ7l,7r,8をモノー
ラルモード端子7l−M,7r−M,8−Mに切
り換えると、アナログスイツチング回路2l,2
rはデグリツチ制御信号bに同期して閉成し、こ
れにより左右のチヤンネルからは、左チヤンネル
の信号と右チヤンネルの信号の混合されたモノー
ラル信号が得られる。なお、このときだけは信号
レベル調整用のスイツチ8が働き、モノーラル信
号の信号レベルが自動的に調整される。
このように、上記構成になるモード切り換え装
置1によれば、通常のステレオ再生、左チヤンネ
ルの信号のみの再生、右チヤンネルのみの再生、
左チヤンネルと右チヤンネルの信号が入れかわつ
たリバース再生、及びモノーラル再生の5種類の
再生モードに対応したモードの切り換えを簡単に
行なうことができる。また、モードの切り換えは
デグリツチ回路2を利用して行なうから、ステレ
オ信号の伝送路中にモード切り換え用のスイツチ
等を設ける必要はなく、これにより伝送途中での
信号の劣化を最少限に食い止めることができ、ま
た従来のアナログ方式のモード切り換え装置の如
く、クロストークを生ずることはない。
以上説明したように、本考案のモード切り換え
装置によれば、デグリツチ制御信号とチヤンネル
信号から左チヤンネルデグリツチ制御信号と右チ
ヤンネルデグリツチ制御信号を生成し、デグリツ
チ回路内の一対のアナログスイツチング回路に供
給するデグリツチ制御信号を組み変えることによ
り、通常のステレオモードとそれ以外のモードの
切り換えを行なうようにしているから、ステレオ
信号の伝送路中に新たなスイツチ回路等を設ける
ことなく、デグリツチ回路内のアナログスイツチ
ング回路の開閉モードを切り換えるだけで、簡単
にモード切り換えが可能であり、クロストークや
信号劣化を生ずることなく、どのモードにおいて
も歪のない信号伝送が可能である等の優れた効果
を奏する。
【図面の簡単な説明】
第1図は本考案のデグリツチ回路を用いたモー
ド切り換え装置の一実施例を示す概略回路構成
図、第2図はその動作を説明するための回路各部
の信号波形図である。 1……モード切り換え装置、2……デグリツチ
回路、3……DA変換器、6……信号処理回路、
6l,6r……アンドゲート、7l,7r……モ
ード切り換え用スイツチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 左チヤンネルと右チヤンネルのアナログ信号を
    夫々デジタル符号化し、両者を所定の時間間隔で
    時分割多重化したパルス符号変調信号を復調する
    装置であつて、復調したデジタル信号を量子化レ
    ベルに変換するDA変換器と、前記時間間隔より
    も短い時間幅をもち、前記時分割周期に同期する
    デグリツチ制御信号に応じてスイツチング制御さ
    れる一対のアナログスイツチング素子により構成
    され、前記DA変換器の出力信号を入力して前記
    スイツチング制御が行なわれることによつて、ア
    パーチヤ効果を生じ、かつ前記出力信号に含まれ
    るグリツチ成分を除去した一対のアナログ信号を
    個別に出力するデグリツチ回路と、前記パルス符
    号変調信号の各時分割された期間における左右チ
    ヤンネル別を表わすチヤンネル信号と、前記デグ
    リツチ制御信号とから、左チヤンネルデグリツチ
    制御信号と右チヤンネルデグリツチ制御信号とを
    生成する信号処理回路と、該信号処理回路と前記
    デグリツチ回路との間に設けられ、前記一対のア
    ナログスイツチング素子に対し左チヤンネルデグ
    リツチ制御信号又は右チヤンネルデグリツチ制御
    信号を適宜組み合わせて供給することにより、前
    記デグリツチ回路から個別に出力される一対のア
    ナログ信号を、ステレオモードとそれ以外のモー
    ドに選択的に切り換えて出力するよう制御するモ
    ード切り換え用スイツチとからなるモード切り換
    え装置。
JP14734282U 1982-09-29 1982-09-29 モ−ド切り換え装置 Granted JPS5953512U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14734282U JPS5953512U (ja) 1982-09-29 1982-09-29 モ−ド切り換え装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14734282U JPS5953512U (ja) 1982-09-29 1982-09-29 モ−ド切り換え装置

Publications (2)

Publication Number Publication Date
JPS5953512U JPS5953512U (ja) 1984-04-07
JPH0249026Y2 true JPH0249026Y2 (ja) 1990-12-21

Family

ID=30327686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14734282U Granted JPS5953512U (ja) 1982-09-29 1982-09-29 モ−ド切り換え装置

Country Status (1)

Country Link
JP (1) JPS5953512U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512048Y2 (ja) * 1984-06-12 1996-09-25 パイオニア株式会社 デイジタルオ−デイオシステム

Also Published As

Publication number Publication date
JPS5953512U (ja) 1984-04-07

Similar Documents

Publication Publication Date Title
FI105522B (fi) Järjestely kotiteatteri- tai muussa äänentoistolaitteistossa
US3761628A (en) Stereo-quadraphonic matrix system with matrix or discrete sound reproduction capability
JP4183794B2 (ja) マルチチャネルオーディオ信号のエラーマスキング方法及び装置
DE19705751A1 (de) Verfahren und Gerät zur Übertragung eines Signals
US4968154A (en) 4-Channel surround sound generator
CA2531290A1 (en) An audio stereo processing method, device and system
EP0578509B1 (en) Audio visual information signal reproducing apparatus
JPH0249026Y2 (ja)
US4259742A (en) Electronic switching system for reducing noise transients
US4815131A (en) Digital audio channel selection circuit
US4039949A (en) Pulse code modulation with dynamic range limiting
JPS5892161A (ja) Fmデ−タ多重放送方法
JPS6218185A (ja) ヘリカルスキヤン方式磁気記録再生装置
JP2710055B2 (ja) 高品位テレビジョン用音声変換回路
JPH0650868Y2 (ja) ステレオモノラル再生装置
KR100274643B1 (ko) 디지털 음성재생장치의 음성신호 출력방법
JPH0744159Y2 (ja) カラ−テレビジョン受像機
KR100200860B1 (ko) 하이파이 오디오 신호의 복사방법 및 이에 적합한 장치
JPH0744160Y2 (ja) 音場再生装置
JPH02112098U (ja)
JPH0729303A (ja) 映像記録再生装置
KR0132880B1 (ko) 오디오신호 기록 및 재생장치
JPH0447799Y2 (ja)
JPS6369068A (ja) デイジタルオ−デイオ信号処理回路
US3296376A (en) Monophonic to stereophonic system converter