JPH0249050B2 - - Google Patents

Info

Publication number
JPH0249050B2
JPH0249050B2 JP59156332A JP15633284A JPH0249050B2 JP H0249050 B2 JPH0249050 B2 JP H0249050B2 JP 59156332 A JP59156332 A JP 59156332A JP 15633284 A JP15633284 A JP 15633284A JP H0249050 B2 JPH0249050 B2 JP H0249050B2
Authority
JP
Japan
Prior art keywords
differential amplifier
transistor
emitter
amplifier
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59156332A
Other languages
Japanese (ja)
Other versions
JPS6135005A (en
Inventor
Noriaki Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP15633284A priority Critical patent/JPS6135005A/en
Publication of JPS6135005A publication Critical patent/JPS6135005A/en
Publication of JPH0249050B2 publication Critical patent/JPH0249050B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、電子機器の増幅器に極めて最適な、
特にリニア増幅器に利用できる集積回路用増幅器
に関する。
[Detailed Description of the Invention] (a) Industrial Application Field The present invention provides an extremely suitable amplifier for electronic equipment.
In particular, the present invention relates to an integrated circuit amplifier that can be used as a linear amplifier.

(ロ) 従来の技術 一般に電子機器においては、増幅器としてリニ
ア増幅器とパルス増幅器が使用されており、特に
前者は入力信号を忠実に歪なく増幅するように
種々の構成素子より成り、集積回路(以下ICと
称する)化されている。
(b) Prior art In general, electronic equipment uses linear amplifiers and pulse amplifiers as amplifiers, and the former in particular consists of various components to amplify input signals faithfully and without distortion. (referred to as IC).

その一例として東京三洋電機(株)半導体事業部発
光の東京三洋半導体製品カタログNo.286B
(LA3115、3122)に示されている3段直結による
低周波増幅器を第2図に携げ、説明すると、入力
信号(Vi)は入力端子1に加えられ、結合コン
デンサ2を介して入力トランジスタ3のベースに
加わり、増幅トランジスタ4及び5にて増幅され
た出力信号V0は結合コンデンサ6を介して出力
端子7より得る構成である。
One example is Tokyo SANYO Semiconductor Product Catalog No. 286B from Tokyo SANYO Electric Co., Ltd.'s Semiconductor Division Light Emission.
(LA3115, 3122) is a three-stage directly connected low frequency amplifier shown in FIG. The configuration is such that an output signal V 0 which is applied to the base of the output signal V 0 and amplified by the amplification transistors 4 and 5 is obtained from the output terminal 7 via the coupling capacitor 6 .

上記構成で、低周波増幅のためには、一般にオ
ープンループにおける利得を大にし、負帰還によ
り、その目的を達成させており、この場合、第2
段目の増幅トランジスタ4のエミツタ側にエミツ
タ抵抗8とバイパスコンデンサ9を使用して設け
増幅トランジスタ4における利得を高くしてい
る。
In the above configuration, in order to amplify low frequencies, the gain in the open loop is generally increased and negative feedback is used to achieve the purpose.
An emitter resistor 8 and a bypass capacitor 9 are provided on the emitter side of the amplifying transistor 4 in each stage to increase the gain of the amplifying transistor 4.

(ハ) 発明が解決しようとする問題点 前述の従来の構成では低周波域になると、前記
バイパスコンデンサのインピーダンスが大きくな
り、オープンループにおける利得が減少して歪率
が悪化してしまい、更に斯る回路を集積回路
(IC)化する場合、前記バイパスコンデンサの接
続用としてICのピン数が1ピン必要となつてし
まう問題点があつた。
(c) Problems to be Solved by the Invention In the conventional configuration described above, in the low frequency range, the impedance of the bypass capacitor increases, the gain in the open loop decreases, and the distortion rate worsens. When converting a circuit into an integrated circuit (IC), there is a problem in that the IC requires one pin for connection to the bypass capacitor.

そこで前記バイパスコンデンサを不要となし、
低域特性の改善を図ると共にIC化の場合、ピン
数及び部品点数の増加を防止する新規な増幅回路
を提供するものである。
Therefore, the bypass capacitor mentioned above is made unnecessary,
The present invention provides a new amplifier circuit that improves low-frequency characteristics and prevents an increase in the number of pins and parts when integrated into an IC.

(ニ) 問題を解決するための手段 本発明は、第1及び第2の差動増幅器と、エミ
ツタフオロアトランジスタを順次直流接続し、該
第2の差動増幅器と第1の差動増幅器との間に第
1及び第2の帰還抵抗を接続し、前記エミツタフ
オロアトランジスタと前記第1の差動増幅器の間
に第3の帰還抵抗を接続した構成である。
(D) Means for Solving the Problem The present invention provides a method for connecting first and second differential amplifiers and emitter follower transistors in series, and connecting the second differential amplifier and the first differential amplifier to each other. , and a third feedback resistor is connected between the emitter follower transistor and the first differential amplifier.

(ホ) 作用 第1の差動増幅器のベースバイアスは、エミツ
タが抵抗あるいは定電流源が共通接続された第2
の差動増幅器のエミツタより第1及び第2の帰還
抵抗が接続されており、該第1及び第2の帰還低
抗を介して与えられ、第2の差動増幅器には第1
の差動増幅器の出力端から増幅された入力信号
が、供給されて該第1及び第2の差動増幅器にて
高い電圧利得が得られ、特にバイパスコンデンサ
を必要としない。
(E) Effect The base bias of the first differential amplifier is determined by the emitter of the second differential amplifier whose emitter is connected to a resistor or a constant current source.
First and second feedback resistors are connected to the emitters of the differential amplifier, and are applied via the first and second feedback resistors, and the first and second feedback resistors are connected to the emitters of the differential amplifier.
The amplified input signal is supplied from the output terminal of the differential amplifier, and a high voltage gain is obtained in the first and second differential amplifiers, and a bypass capacitor is not particularly required.

(ヘ) 実施例 図面に従つて本発明を説明すると、第1図は本
発明の集積回路用増幅器の回路図を示し、10は
一対のトランジスタ11,12、エミツタに共通
接続された抵抗13、負荷トランジスタ14,1
5を有する第1の差動増幅器、16は一対のトラ
ジスタ17,18及び19,20と定電流トラン
ジスタ21より成る第2の差動増幅器、22,2
3は各々第1のカレントミラー用のトランジスタ
及びダイオード、24はエミツタフオロアトラン
ジスタ、25及び26,27,28各々は第2の
カレントミラー用のトランジスタ及びダイオー
ド、29,30,31は各々第1第2及び第3の
帰還抵抗、32はエミツタ負荷、33は負荷を示
す。
(F) Embodiment The present invention will be described with reference to the drawings. FIG. 1 shows a circuit diagram of an amplifier for an integrated circuit according to the present invention, in which reference numeral 10 indicates a pair of transistors 11 and 12, a resistor 13 commonly connected to the emitters, Load transistor 14,1
A first differential amplifier 16 includes a pair of transistors 17, 18 and 19, 20, and a second differential amplifier 22, 21 includes a constant current transistor 21.
3 are transistors and diodes for the first current mirror, 24 are emitter follower transistors, 25, 26, 27, and 28 are transistors and diodes for the second current mirror, and 29, 30, and 31 are transistors and diodes for the second current mirror, respectively. 1 second and third feedback resistors, 32 an emitter load, and 33 a load.

次に本発明の集積回路用増幅器の動作について
説明すると、入力信号Viは結合コンデンサ2を
介して、第1の差動増幅器10のトランジスタ1
1のベースに加わり、負荷トランジスタ14及び
15を介して第2の差動増幅器16に加わる。こ
の場合ダーリントン接続されたトランジスタ1
9,20を介してトランジスタ17,18のベー
スに加わり、増幅された出力は負荷抵抗34の一
端より導入され、エミツタフオロアトランジスタ
24のベースに加わる。該エミツタフオロアトラ
ンジスタ24のエミツタ負荷32の一端より結合
コンデンサ6を介して出力端子7に出力信号が現
われる。
Next, to explain the operation of the integrated circuit amplifier of the present invention, the input signal Vi is passed through the coupling capacitor 2 to the transistor 1 of the first differential amplifier 10.
1 and to the second differential amplifier 16 via load transistors 14 and 15. In this case Darlington connected transistor 1
The amplified output is applied to the bases of transistors 17 and 18 via transistors 9 and 20, and the amplified output is introduced from one end of a load resistor 34 and applied to the base of an emitter follower transistor 24. An output signal appears at the output terminal 7 from one end of the emitter load 32 of the emitter follower transistor 24 via the coupling capacitor 6.

ここで、負荷トランジスタ14,15にて互に
正負逆極性の信号が第2段目の差動増幅器16の
トランジスタ19,20のベースに加わるので、
該第2の差動増幅器16により、高い電圧利得が
得られる。前記第2の差動増幅器16から第1の
差動増幅器10への帰還は第1の帰還抵抗29及
び第2の帰還抵抗30の抵抗値を等しくしておく
と、同一帰還量が第2の差動増幅器10の各トラ
ンジスタのベースに加えられ、これにより、前記
トランジスタのベースバイアスが与えられること
になる。
Here, signals of opposite polarity from the load transistors 14 and 15 are applied to the bases of the transistors 19 and 20 of the second stage differential amplifier 16, so that
The second differential amplifier 16 provides a high voltage gain. For feedback from the second differential amplifier 16 to the first differential amplifier 10, if the resistance values of the first feedback resistor 29 and the second feedback resistor 30 are made equal, the same amount of feedback will be transmitted to the second differential amplifier 10. It is applied to the base of each transistor of differential amplifier 10, thereby providing base bias for said transistor.

前記トランジスタ22、ダイオード23及び抵
抗38は定電流トランジスタ21の定電流源とし
て動作しトランジスタ25、ダイオード26,2
7,28及び抵抗35,39,40は第2のカレ
ントミラーを構成しており、負荷トランジスタ1
4,15及びトランジスタ22のベースにバイア
スを与えている。
The transistor 22, the diode 23 and the resistor 38 operate as a constant current source for the constant current transistor 21, and the transistor 25, the diode 26, 2
7, 28 and resistors 35, 39, 40 constitute a second current mirror, and the load transistor 1
4, 15 and the base of the transistor 22 are biased.

第3の帰還抵抗31は結合コンデンサ6の一端
と第1の差動増幅器10のエミツタに接続されて
いるので、実施例の構成では、交流負帰還が施さ
れる。
Since the third feedback resistor 31 is connected to one end of the coupling capacitor 6 and the emitter of the first differential amplifier 10, AC negative feedback is provided in the configuration of the embodiment.

このときの電圧利得をAvとすると Av=RE+R3/R3 で決定される。 If the voltage gain at this time is Av, it is determined by Av=R E +R 3 /R 3 .

なお図中抵抗36は第1の差動増幅器10の電
圧利得の抑制を図る抵抗、コンデンサ37は寄生
発振防止用でMOS容量を示す。従つて第1図の
実施例によれば、入力端子1に印加された信号は
第1及び第2の差動増幅器10,16によつて増
幅され、エミツタフオロアトランジスタ24のエ
ミツタ側より出力V0が得られる。
In the figure, a resistor 36 is a resistor for suppressing the voltage gain of the first differential amplifier 10, and a capacitor 37 is a MOS capacitor for preventing parasitic oscillation. Therefore, according to the embodiment shown in FIG. 1, the signal applied to the input terminal 1 is amplified by the first and second differential amplifiers 10 and 16, and is output from the emitter side of the emitter follower transistor 24. V 0 is obtained.

一実施例として R1=R2=16KΩ RE=150Ω R3=15KΩ なる抵抗値によつて低周波増幅回路として好結果
が得られた。前記実施例で第2の差動増幅器のエ
ミツタには定電流トランジスタを用いた例を上げ
たが、抵抗でも良い。
As an example, good results were obtained as a low frequency amplifier circuit by using the following resistance values: R 1 =R 2 =16KΩ R E =150Ω R 3 =15KΩ. In the above embodiment, a constant current transistor is used as the emitter of the second differential amplifier, but a resistor may also be used.

(ト) 発明の効果 本発明によれば、従来のように直結アンプを構
成する場合、コレクタ負荷接続したトランジスタ
のエミツタ抵抗をバイパスするバイパスコンデン
サのためにIC外部に端子ピンを1個設ける必要
があつたのに対して、第1及び第2の差動増幅器
とエミツタフオロアトランジスタとによつて直結
アンプを構成してあり、電圧利得を充分とるため
には実施例の如くダーリントン接続を用いれば事
足り、バイパスコンデンサをIC外部に接続する
必要がない。
(g) Effects of the Invention According to the present invention, when configuring a direct-coupled amplifier as in the past, it is necessary to provide one terminal pin outside the IC for a bypass capacitor that bypasses the emitter resistance of the transistor connected to the collector load. In contrast, the first and second differential amplifiers and the emitter follower transistor constitute a direct-coupled amplifier, and in order to obtain sufficient voltage gain, a Darlington connection is used as in the embodiment. There is no need to connect a bypass capacitor outside the IC.

従つて本発明によれば、前記コンデンサ接続用
の端子ピンは不要となり、従来の比べ端子ピンを
1個減少させることができ、本発明はIC化に極
めて適している。
Therefore, according to the present invention, the terminal pin for connecting the capacitor is not required, and the number of terminal pins can be reduced by one compared to the conventional method, and the present invention is extremely suitable for IC implementation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の集積回路用増幅器の回路図、
第2図は従来の同増幅器の回路図を示す。 主な図番の説明、1……入力端子、10……第
1の差動増幅器、16……第2の差動増幅器、2
4……エミツタフオロアトランジスタ、29……
第1の帰還抵抗、30……第2の帰還抵抗、31
……第3の帰還抵抗、33……負荷。
FIG. 1 is a circuit diagram of an amplifier for integrated circuits according to the present invention;
FIG. 2 shows a circuit diagram of the conventional amplifier. Explanation of main figure numbers, 1... Input terminal, 10... First differential amplifier, 16... Second differential amplifier, 2
4... Emitter follower transistor, 29...
First feedback resistor, 30...Second feedback resistor, 31
...Third feedback resistor, 33...Load.

Claims (1)

【特許請求の範囲】[Claims] 1 エミツタが互いに抵抗に共通接続された一対
のトランジスタより成る第1の差動増幅器と、エ
ミツタが互に抵抗又は定電流源に共通接続された
一対のトランジスタより成る第2の差動増幅器
と、該第2の差動増幅器の一方のトランジスタの
出力端とそのベースが接続されたエミツタフオロ
アトランジスタと、前記第2の差動増幅器の共通
エミツタと前記第1の差動増幅器の各トランジス
タのベースとの間に各々接続した第1及び第2の
帰還抵抗と、前記エミツタフオロアトランジスタ
のエミツタと前記第1の差動増幅器の共通エミツ
タとの間に接続した第3の帰還抵抗とより構成さ
れ、前記第1及び第2の差動増幅器とエミツタフ
オロアトランジスタを順次直流結合したことを特
徴とする集積回路用増幅器。
1 a first differential amplifier consisting of a pair of transistors whose emitters are commonly connected to a resistor; a second differential amplifier consisting of a pair of transistors whose emitters are commonly connected to a resistor or a constant current source; an emitter follower transistor whose base is connected to the output terminal of one transistor of the second differential amplifier; a common emitter of the second differential amplifier and each transistor of the first differential amplifier; and a third feedback resistor connected between the emitter of the emitter follower transistor and the common emitter of the first differential amplifier. 1. An amplifier for an integrated circuit, wherein the first and second differential amplifiers and the emitter follower transistor are sequentially DC-coupled.
JP15633284A 1984-07-26 1984-07-26 Amplifier for integrated circuit Granted JPS6135005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15633284A JPS6135005A (en) 1984-07-26 1984-07-26 Amplifier for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15633284A JPS6135005A (en) 1984-07-26 1984-07-26 Amplifier for integrated circuit

Publications (2)

Publication Number Publication Date
JPS6135005A JPS6135005A (en) 1986-02-19
JPH0249050B2 true JPH0249050B2 (en) 1990-10-29

Family

ID=15625462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15633284A Granted JPS6135005A (en) 1984-07-26 1984-07-26 Amplifier for integrated circuit

Country Status (1)

Country Link
JP (1) JPS6135005A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229080B2 (en) * 1992-09-16 2001-11-12 アイシン精機株式会社 Sliding roof device

Also Published As

Publication number Publication date
JPS6135005A (en) 1986-02-19

Similar Documents

Publication Publication Date Title
US5907262A (en) Folded-cascode amplifier stage
JP3088262B2 (en) Low distortion differential amplifier circuit
JPS648923B2 (en)
US3538449A (en) Lateral pnp-npn composite monolithic differential amplifier
US4406990A (en) Direct coupled DC amplification circuit
JP2559392B2 (en) Bridge amplifier
JP2622321B2 (en) High frequency cross junction folded cascode circuit
US4774478A (en) Feedback amplifier compensation circuitry
US4013973A (en) Amplifier arrangement
JPH07312525A (en) Wideband constant impedance amplifier
GB1516190A (en) Wideband transistor amplifier
US4823094A (en) Dual-band high-fidelity amplifier
US4453134A (en) High voltage operational amplifier
KR900002089B1 (en) Amplifier circuit
JPS58147211A (en) Integrable differential amplifier
JPS59207712A (en) Amplifier
JPS6135005A (en) Amplifier for integrated circuit
US5248945A (en) Power amplifiers
JP3470835B2 (en) Operational amplifier
JPH0527282B2 (en)
JP2998107B2 (en) Intermediate frequency amplifier
JPS6373706A (en) Amplifier circuit device
JPS62100010A (en) Logarithmic amplifier
JPH0253307A (en) Low frequency amplifier circuit
JP2926591B2 (en) Differential transistor circuit