JPH0249050B2 - - Google Patents
Info
- Publication number
- JPH0249050B2 JPH0249050B2 JP59156332A JP15633284A JPH0249050B2 JP H0249050 B2 JPH0249050 B2 JP H0249050B2 JP 59156332 A JP59156332 A JP 59156332A JP 15633284 A JP15633284 A JP 15633284A JP H0249050 B2 JPH0249050 B2 JP H0249050B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- emitter
- amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 14
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、電子機器の増幅器に極めて最適な、
特にリニア増幅器に利用できる集積回路用増幅器
に関する。
特にリニア増幅器に利用できる集積回路用増幅器
に関する。
(ロ) 従来の技術
一般に電子機器においては、増幅器としてリニ
ア増幅器とパルス増幅器が使用されており、特に
前者は入力信号を忠実に歪なく増幅するように
種々の構成素子より成り、集積回路（以下ICと
称する）化されている。
ア増幅器とパルス増幅器が使用されており、特に
前者は入力信号を忠実に歪なく増幅するように
種々の構成素子より成り、集積回路（以下ICと
称する）化されている。
その一例として東京三洋電機(株)半導体事業部発
光の東京三洋半導体製品カタログNo.286B
（LA3115、3122）に示されている３段直結による
低周波増幅器を第２図に携げ、説明すると、入力
信号（Vi）は入力端子１に加えられ、結合コン
デンサ２を介して入力トランジスタ３のベースに
加わり、増幅トランジスタ４及び５にて増幅され
た出力信号V0は結合コンデンサ６を介して出力
端子７より得る構成である。
光の東京三洋半導体製品カタログNo.286B
（LA3115、3122）に示されている３段直結による
低周波増幅器を第２図に携げ、説明すると、入力
信号（Vi）は入力端子１に加えられ、結合コン
デンサ２を介して入力トランジスタ３のベースに
加わり、増幅トランジスタ４及び５にて増幅され
た出力信号V0は結合コンデンサ６を介して出力
端子７より得る構成である。
上記構成で、低周波増幅のためには、一般にオ
ープンループにおける利得を大にし、負帰還によ
り、その目的を達成させており、この場合、第２
段目の増幅トランジスタ４のエミツタ側にエミツ
タ抵抗８とバイパスコンデンサ９を使用して設け
増幅トランジスタ４における利得を高くしてい
る。
ープンループにおける利得を大にし、負帰還によ
り、その目的を達成させており、この場合、第２
段目の増幅トランジスタ４のエミツタ側にエミツ
タ抵抗８とバイパスコンデンサ９を使用して設け
増幅トランジスタ４における利得を高くしてい
る。
(ハ) 発明が解決しようとする問題点
前述の従来の構成では低周波域になると、前記
バイパスコンデンサのインピーダンスが大きくな
り、オープンループにおける利得が減少して歪率
が悪化してしまい、更に斯る回路を集積回路
（IC）化する場合、前記バイパスコンデンサの接
続用としてICのピン数が１ピン必要となつてし
まう問題点があつた。
バイパスコンデンサのインピーダンスが大きくな
り、オープンループにおける利得が減少して歪率
が悪化してしまい、更に斯る回路を集積回路
（IC）化する場合、前記バイパスコンデンサの接
続用としてICのピン数が１ピン必要となつてし
まう問題点があつた。
そこで前記バイパスコンデンサを不要となし、
低域特性の改善を図ると共にIC化の場合、ピン
数及び部品点数の増加を防止する新規な増幅回路
を提供するものである。
低域特性の改善を図ると共にIC化の場合、ピン
数及び部品点数の増加を防止する新規な増幅回路
を提供するものである。
(ニ) 問題を解決するための手段
本発明は、第１及び第２の差動増幅器と、エミ
ツタフオロアトランジスタを順次直流接続し、該
第２の差動増幅器と第１の差動増幅器との間に第
１及び第２の帰還抵抗を接続し、前記エミツタフ
オロアトランジスタと前記第１の差動増幅器の間
に第３の帰還抵抗を接続した構成である。
ツタフオロアトランジスタを順次直流接続し、該
第２の差動増幅器と第１の差動増幅器との間に第
１及び第２の帰還抵抗を接続し、前記エミツタフ
オロアトランジスタと前記第１の差動増幅器の間
に第３の帰還抵抗を接続した構成である。
(ホ) 作用
第１の差動増幅器のベースバイアスは、エミツ
タが抵抗あるいは定電流源が共通接続された第２
の差動増幅器のエミツタより第１及び第２の帰還
抵抗が接続されており、該第１及び第２の帰還低
抗を介して与えられ、第２の差動増幅器には第１
の差動増幅器の出力端から増幅された入力信号
が、供給されて該第１及び第２の差動増幅器にて
高い電圧利得が得られ、特にバイパスコンデンサ
を必要としない。
タが抵抗あるいは定電流源が共通接続された第２
の差動増幅器のエミツタより第１及び第２の帰還
抵抗が接続されており、該第１及び第２の帰還低
抗を介して与えられ、第２の差動増幅器には第１
の差動増幅器の出力端から増幅された入力信号
が、供給されて該第１及び第２の差動増幅器にて
高い電圧利得が得られ、特にバイパスコンデンサ
を必要としない。
(ヘ) 実施例
図面に従つて本発明を説明すると、第１図は本
発明の集積回路用増幅器の回路図を示し、１０は
一対のトランジスタ１１，１２、エミツタに共通
接続された抵抗１３、負荷トランジスタ１４，１
５を有する第１の差動増幅器、１６は一対のトラ
ジスタ１７，１８及び１９，２０と定電流トラン
ジスタ２１より成る第２の差動増幅器、２２，２
３は各々第１のカレントミラー用のトランジスタ
及びダイオード、２４はエミツタフオロアトラン
ジスタ、２５及び２６，２７，２８各々は第２の
カレントミラー用のトランジスタ及びダイオー
ド、２９，３０，３１は各々第１第２及び第３の
帰還抵抗、３２はエミツタ負荷、３３は負荷を示
す。
発明の集積回路用増幅器の回路図を示し、１０は
一対のトランジスタ１１，１２、エミツタに共通
接続された抵抗１３、負荷トランジスタ１４，１
５を有する第１の差動増幅器、１６は一対のトラ
ジスタ１７，１８及び１９，２０と定電流トラン
ジスタ２１より成る第２の差動増幅器、２２，２
３は各々第１のカレントミラー用のトランジスタ
及びダイオード、２４はエミツタフオロアトラン
ジスタ、２５及び２６，２７，２８各々は第２の
カレントミラー用のトランジスタ及びダイオー
ド、２９，３０，３１は各々第１第２及び第３の
帰還抵抗、３２はエミツタ負荷、３３は負荷を示
す。
次に本発明の集積回路用増幅器の動作について
説明すると、入力信号Viは結合コンデンサ２を
介して、第１の差動増幅器１０のトランジスタ１
１のベースに加わり、負荷トランジスタ１４及び
１５を介して第２の差動増幅器１６に加わる。こ
の場合ダーリントン接続されたトランジスタ１
９，２０を介してトランジスタ１７，１８のベー
スに加わり、増幅された出力は負荷抵抗３４の一
端より導入され、エミツタフオロアトランジスタ
２４のベースに加わる。該エミツタフオロアトラ
ンジスタ２４のエミツタ負荷３２の一端より結合
コンデンサ６を介して出力端子７に出力信号が現
われる。
説明すると、入力信号Viは結合コンデンサ２を
介して、第１の差動増幅器１０のトランジスタ１
１のベースに加わり、負荷トランジスタ１４及び
１５を介して第２の差動増幅器１６に加わる。こ
の場合ダーリントン接続されたトランジスタ１
９，２０を介してトランジスタ１７，１８のベー
スに加わり、増幅された出力は負荷抵抗３４の一
端より導入され、エミツタフオロアトランジスタ
２４のベースに加わる。該エミツタフオロアトラ
ンジスタ２４のエミツタ負荷３２の一端より結合
コンデンサ６を介して出力端子７に出力信号が現
われる。
ここで、負荷トランジスタ１４，１５にて互に
正負逆極性の信号が第２段目の差動増幅器１６の
トランジスタ１９，２０のベースに加わるので、
該第２の差動増幅器１６により、高い電圧利得が
得られる。前記第２の差動増幅器１６から第１の
差動増幅器１０への帰還は第１の帰還抵抗２９及
び第２の帰還抵抗３０の抵抗値を等しくしておく
と、同一帰還量が第２の差動増幅器１０の各トラ
ンジスタのベースに加えられ、これにより、前記
トランジスタのベースバイアスが与えられること
になる。
正負逆極性の信号が第２段目の差動増幅器１６の
トランジスタ１９，２０のベースに加わるので、
該第２の差動増幅器１６により、高い電圧利得が
得られる。前記第２の差動増幅器１６から第１の
差動増幅器１０への帰還は第１の帰還抵抗２９及
び第２の帰還抵抗３０の抵抗値を等しくしておく
と、同一帰還量が第２の差動増幅器１０の各トラ
ンジスタのベースに加えられ、これにより、前記
トランジスタのベースバイアスが与えられること
になる。
前記トランジスタ２２、ダイオード２３及び抵
抗３８は定電流トランジスタ２１の定電流源とし
て動作しトランジスタ２５、ダイオード２６，２
７，２８及び抵抗３５，３９，４０は第２のカレ
ントミラーを構成しており、負荷トランジスタ１
４，１５及びトランジスタ２２のベースにバイア
スを与えている。
抗３８は定電流トランジスタ２１の定電流源とし
て動作しトランジスタ２５、ダイオード２６，２
７，２８及び抵抗３５，３９，４０は第２のカレ
ントミラーを構成しており、負荷トランジスタ１
４，１５及びトランジスタ２２のベースにバイア
スを与えている。
第３の帰還抵抗３１は結合コンデンサ６の一端
と第１の差動増幅器１０のエミツタに接続されて
いるので、実施例の構成では、交流負帰還が施さ
れる。
と第１の差動増幅器１０のエミツタに接続されて
いるので、実施例の構成では、交流負帰還が施さ
れる。
このときの電圧利得をAvとすると
Av＝RE＋R3／R3
で決定される。
なお図中抵抗３６は第１の差動増幅器１０の電
圧利得の抑制を図る抵抗、コンデンサ３７は寄生
発振防止用でMOS容量を示す。従つて第１図の
実施例によれば、入力端子１に印加された信号は
第１及び第２の差動増幅器１０，１６によつて増
幅され、エミツタフオロアトランジスタ２４のエ
ミツタ側より出力V0が得られる。
圧利得の抑制を図る抵抗、コンデンサ３７は寄生
発振防止用でMOS容量を示す。従つて第１図の
実施例によれば、入力端子１に印加された信号は
第１及び第２の差動増幅器１０，１６によつて増
幅され、エミツタフオロアトランジスタ２４のエ
ミツタ側より出力V0が得られる。
一実施例として
R1＝R2＝16KΩ
RE＝150Ω
R3＝15KΩ
なる抵抗値によつて低周波増幅回路として好結果
が得られた。前記実施例で第２の差動増幅器のエ
ミツタには定電流トランジスタを用いた例を上げ
たが、抵抗でも良い。
が得られた。前記実施例で第２の差動増幅器のエ
ミツタには定電流トランジスタを用いた例を上げ
たが、抵抗でも良い。
(ト) 発明の効果
本発明によれば、従来のように直結アンプを構
成する場合、コレクタ負荷接続したトランジスタ
のエミツタ抵抗をバイパスするバイパスコンデン
サのためにIC外部に端子ピンを１個設ける必要
があつたのに対して、第１及び第２の差動増幅器
とエミツタフオロアトランジスタとによつて直結
アンプを構成してあり、電圧利得を充分とるため
には実施例の如くダーリントン接続を用いれば事
足り、バイパスコンデンサをIC外部に接続する
必要がない。
成する場合、コレクタ負荷接続したトランジスタ
のエミツタ抵抗をバイパスするバイパスコンデン
サのためにIC外部に端子ピンを１個設ける必要
があつたのに対して、第１及び第２の差動増幅器
とエミツタフオロアトランジスタとによつて直結
アンプを構成してあり、電圧利得を充分とるため
には実施例の如くダーリントン接続を用いれば事
足り、バイパスコンデンサをIC外部に接続する
必要がない。
従つて本発明によれば、前記コンデンサ接続用
の端子ピンは不要となり、従来の比べ端子ピンを
１個減少させることができ、本発明はIC化に極
めて適している。
の端子ピンは不要となり、従来の比べ端子ピンを
１個減少させることができ、本発明はIC化に極
めて適している。
第１図は本発明の集積回路用増幅器の回路図、
第２図は従来の同増幅器の回路図を示す。 主な図番の説明、１……入力端子、１０……第
１の差動増幅器、１６……第２の差動増幅器、２
４……エミツタフオロアトランジスタ、２９……
第１の帰還抵抗、３０……第２の帰還抵抗、３１
……第３の帰還抵抗、３３……負荷。
第２図は従来の同増幅器の回路図を示す。 主な図番の説明、１……入力端子、１０……第
１の差動増幅器、１６……第２の差動増幅器、２
４……エミツタフオロアトランジスタ、２９……
第１の帰還抵抗、３０……第２の帰還抵抗、３１
……第３の帰還抵抗、３３……負荷。
Claims (1)
- １ エミツタが互いに抵抗に共通接続された一対
のトランジスタより成る第１の差動増幅器と、エ
ミツタが互に抵抗又は定電流源に共通接続された
一対のトランジスタより成る第２の差動増幅器
と、該第２の差動増幅器の一方のトランジスタの
出力端とそのベースが接続されたエミツタフオロ
アトランジスタと、前記第２の差動増幅器の共通
エミツタと前記第１の差動増幅器の各トランジス
タのベースとの間に各々接続した第１及び第２の
帰還抵抗と、前記エミツタフオロアトランジスタ
のエミツタと前記第１の差動増幅器の共通エミツ
タとの間に接続した第３の帰還抵抗とより構成さ
れ、前記第１及び第２の差動増幅器とエミツタフ
オロアトランジスタを順次直流結合したことを特
徴とする集積回路用増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15633284A JPS6135005A (ja) | 1984-07-26 | 1984-07-26 | 集積回路用増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15633284A JPS6135005A (ja) | 1984-07-26 | 1984-07-26 | 集積回路用増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6135005A JPS6135005A (ja) | 1986-02-19 |
| JPH0249050B2 true JPH0249050B2 (ja) | 1990-10-29 |
Family
ID=15625462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15633284A Granted JPS6135005A (ja) | 1984-07-26 | 1984-07-26 | 集積回路用増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135005A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3229080B2 (ja) * | 1992-09-16 | 2001-11-12 | アイシン精機株式会社 | スライディングルーフ装置 |
-
1984
- 1984-07-26 JP JP15633284A patent/JPS6135005A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6135005A (ja) | 1986-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| JPS648923B2 (ja) | ||
| US3538449A (en) | Lateral pnp-npn composite monolithic differential amplifier | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US6177837B1 (en) | Active low-pass filter | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US4013973A (en) | Amplifier arrangement | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| US4823094A (en) | Dual-band high-fidelity amplifier | |
| US4453134A (en) | High voltage operational amplifier | |
| JPH0249050B2 (ja) | ||
| KR900002089B1 (ko) | 증폭회로 | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JPS59207712A (ja) | 増幅器 | |
| US5248945A (en) | Power amplifiers | |
| JPH10247831A (ja) | 増幅回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPH0527282B2 (ja) | ||
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JPS62100010A (ja) | 対数増幅器 | |
| JPH0253307A (ja) | 低周波増幅回路 |