JPH0249370A - 接続用端子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 回路基板などに電子デバイスを実装する際に用いる接続
用端子及びその製造方法に関し、電子デバイスを回路基
板と電子デバイスとの間に介挿して効率よく正確に接続
することを目的とし、 両面が少なくとも絶縁され片面に■溝を並列穿設し該■
溝に導体を介挿する基板を同一方向に積層し格子状に配
列された導体の■溝と直交する両端面上にバンプを備え
るように構成し、前記基板に■溝を形成する工程と、該
■溝に棒状の前記導体を介挿し基板を同一方向に積層接
着し積層基板を形成する工程と、該積層基板を■溝と直
交する方向にスライスして薄片基板を形成する工程と、
該薄片基板の導体の両端スライス面上にバンプを形成す
る工程とを含んで製造するように構成する。

〔産業上の利用分野〕

本発明は回路基板などに電子デバイスを実装する際に用
いる接続用端子及びその製造方法に関する。

回路基板等に電子デバイス、例えば半導体ベアチップ等
をフリップチップ方式で実装する場合、格子状に並んだ
半導体チップの電極側、または回路基板のランド側に半
田ボールを接合して半田バンプを形成し、回路基板に半
導体チップを載せて加熱圧着して接続する。

この半田ボールは、直径１００μｍ程度の銅ボールに半
田めっきを施した微小径の半田ボールで接合の際、半導
体チップの電極ピンチが高密度になるに伴って高精度に
位置合わせするのに難点があり、しかも半田ボールを１
個づつ接合するため、相当の工数が掛かる問題がある。

そのため、回路基板と電子デバイスとの間に介挿して効
率よ（正確に接続することのできる接続用端子が要望さ
れている。

〔従来の技術〕

従来は第５図の側断面図に示すように、回路基板１０３
のランド１０３ａ、または電子デバイス１０２、例えば
半導体チ・ノブの電極１０２ａに半田ボール１０４を１
個つづ接合して半田ハンプを形成し、回路基板１０３に
半導体チップ１０２を載せて加熱圧着し実装している。

〔発明が解決しようとする課題〕

しかしながら、このような上記バンプ接続によれば、半
導体チップの電極ピッチが高密度になるに伴って半田ボ
ールの直径も小径となり、その微小径の半田ボールを回
路基板のランドに接合する場合、位置合わせを高精度に
行うのが難しく、しかも半田ボールを１個つづ接合する
ため工数が大幅に掛かり製造コストが嵩むといった問題
があった。

上記問題点に鑑み、本発明は電子デバイスを回路基板と
電子デバイスとの間に介挿して効率よく正確に接続する
ことのできる接続用端子及びその製造方法を提供するこ
とを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明の接続用端子及びそ
の製造方法においては、両面が少なくとも絶縁され片面
にＶ溝を並列穿設し該■溝に導体を介挿する基板を同一
方向に積層し格子状に配列された導体のＶ溝と直交する
両端面上にバンプを備えるように構成する。

そして、前記基板に■溝を形成する工程と、該Ｖ溝に棒
状の前記導体を介挿し基板を同一方向に積層接着し積層
基板を形成する工程と、該積層基板をＶ溝と直交する方
向にスライスして薄片基板を形成する工程と、該薄片基
板の導体の両端スライス面上にバンプを形成する工程と
を含んで製造するように構成する。

〔作用〕

基板の片面にＶ溝を設は棒状導体を挿入した基板を同一
方向に多層に積層することにより、■溝と直角な面に導
体を格子状に配列することができ、積層基板を■溝と直
交する方向にスライスし、そのスライス面に露出する導
体の両端面にバンプを形成することにより、回路基板の
ランドと電子デバイスの電極とを一度に接続することが
できる。

〔実施例〕

以下図面に示した実施例に基づいて本発明の要旨を詳細
に説明する。

本実施例の接続用端子ｌは、第２図の側断面図に示すよ
うに回路基板３に電子デバイス２、例えば格子配列の電
極を備える半導体チップをフリップチップ方式で実装す
る場合に用いる。

接続用端子１は基板１ａ、例えばシリコンウェーハの片
面に半導体チップ２の電極（Ａｕ）２ａに対応し同じ配
列間隔でＶ溝１ａ−１を備え、基板１ａの全面を絶縁酸
化処理してＶ？Ｊ＊１ａ−１に棒状の導体１ｂ、即ち直
径約５０μｍの金線（Ａｕ）または銅線（Ｃｕ）を介挿
し、基板１ａを同一方向に積層することにより■溝１ａ
−１と直角な面に半導体チップ２の電ｔ１２ａと同じ格
子配列の導体１ｂを形成し、■溝１ａ−１と直角な導体
１ｂの両端面上にバンプ用金属、即ち鉛（Ｐｂ）を蒸着
形成したバンプ１ｂ−１を突設して構成する。

次に、この接続用端子１の製造方法について、第１図の
工程順に示す側断面図を用いて説明する。

第１図（ａｌはレジストパターンの形成工程を示す。

基板１ａ、即ち表面のミラー指数１００、後工程で形成
する■溝１ａ−１面のミラー指数１１１を有する板厚３
００μｍのシリコンウェーへの片面にホトリソグラフィ
技術により接続する電極２ａと同じ配列間隔の■溝１ａ
−１をエツチング形成するためのレジストパターン４を
形成する。基板１ａの厚さは、次工程で形成するＶ溝１
ａ−１の深さと関連し、Ｖ溝１ａ−１に後工程で導体ｉ
ｂを介挿し積層・圧着したとき、積層方向の導体１ｂの
間隔が接続する電極２ａの配列間隔と対応し同じ間隔と
なるように決定する。

第１図ｔｂ＋は■溝１ａ−１の形成工程を示す。ドライ
エツチング法、例えばプラズマエツチング法により異方
性エツチングを利用して頂角約７０どのＶ溝１ａ−１を
形成した後、レジストパターン４を除去する。■溝１ａ
−１の深さは、導体１ｂをＶ溝面に当接したとき導体１
ｂの上面が基板１ａの表面から出るようにする。

第１図（Ｃ）は絶縁皮膜形成５の工程を示す。スチーム
酸化法により基板１ａのＶ溝１ａ−２を含む表裏面に絶
縁皮膜（ＳｉＯ□）５を形成する。

第１図（ｄ）は基板１ａの積層工程を示す。電気絶縁さ
れたＶ溝１８−１に棒状の導体１ｂ、即ち直径約５０μ
ｍの金線（Ａｕ）または銅線（Ｃｕ）を介挿し、基板１
ａを同一方向に順次、積層し接着剤６、例えばポリイミ
ド樹脂接着剤または低融点ガラス接着剤により圧着する
。基板１ａの積層する段数は接続する電極２ａの配列数
に合わせ、最後層の導体１ｂ上には■溝１ａ−１のある
基板１ａでな（、図示するように■溝１ａ−１のない基
板１１ａを積層してもよい。

第１図（ｅ）は積層基板１２ａのスライス工程を示す。

マルチワイヤソー切断機により、積層した基板１ａ、即
ち積層基板１２ａを■溝１ａ−１と直交する方向に１０
０〜２００μｍの厚さにスライスする。即ち、導体１ｂ
が多芯の格子状配・列のなった薄片基板１３ａを得るこ
とができる。

第１図（ｆ）は絶縁皮膜５ａの形成工程を示す。薄片基
板１３ａの表裏スライス面は基板１ａの素地が出て電気
絶縁性がないため、スチーム酸化法により絶縁皮膜（Ｓ
ｉｎｇ）５ａを形成する。このとき、積層に用いた接着
剤６、即ちポリイミド樹脂または低融点ガラス接着剤は
耐酸性があるので侵されることはない。なお、導体１ｂ
が金線でなく銅線の場合は、次工程のために酸化形成さ
れた酸化銅（Ｃｕｂ）皮膜（図示路）を塩酸処理により
剥離除去する工程が入る。

第１図（ｇｌはバンプの形成工程を示す。薄片基板１３
ａの表裏面にホトリソグラフィ技術により導体１ｂだけ
を露出してレジストパターン（図示路）を形成した後、
導体１ｂの両端スライス面上にバンプ用金属、即ち鉛（
Ｐｂ）または錫（Ｓｎ）などの低融点金属を蒸着法によ
り真空蒸着し、高さ約１０μｍのバンプ１ｂ〜１を形成
して接続用端子１を完成する。

なお、バンプ１ｂ−１形成に用いるバンプ用金属は接続
する電極２ａの材質により選定するが、上記実施例の金
とは異なり、アルミニウム（八β）電極の場合は金（＾
Ｕ）を蒸着する。また、蒸着は蒸着法の他、スパッタリ
ング法、あるいは電気めっき法によってもよい。

第２図は第１図（幻の斜視図で完成した接続用端子１を
示す。

この接続用端子１を用いて回路基板３のランド３ａに半
導体チップ２を実装する場合は、第３図の実装状態を示
す側断面図のように、接続用端子１のバンプ１ｂ−１に
半田ペースト（図示路）を付着し接続用端子１を半導体
チップ２の電極２ａに仮固定し、ついで回路基板３のラ
ンド３ａ上に仮固定した後、加熱圧着して実装する。

なお、上記第１図（ｅ）の積層基板のスライス工程の次
に、絶縁皮膜５ａを形成する前に薄片基板１３ａの表裏
両面をエツチングして板厚をｔに薄くシ、導体１ｂを僅
かに突出させるためのウェットエツチング工程を組入れ
てもよい。即ち、第４図の側断面図に示すように導体１
ｂが金線の場合、スライス面は腐食される恐れがないの
でレジストパターンを形成することなくそのままの状態
で、また導体１ｂがｗ４線の場合はスライスされた薄片
基板１３ａの表裏両面にホトリソグラフィ技術により導
体１ｂの両スライス面を覆い薄片基板１３ａ面だけを露
出するレジストパターン（図示路）を形成した後、薄片
基板１３ａだけを弗酸エツチングによりエツチングする
。これにより導体１ｂを突出させてバンプ１ｂ１を形成
し易くするとともに、接続を確実に行うことができる。

第４図の側断面図はこの方法によりバンプ１ｂ−１を形
成した状態を示す。

このように上記構成の接続用端子とその製造方法によれ
ば、基板に高精度のＶ溝を設は導体を挿入して多層に積
層することにより、■溝と直角な面に導体を格子状に配
列することができ、この積層基板を■溝と直交する方向
にスライスし導体両端面にバンプを突設することにより
、回路基板のランドと半導体チップの電極との間に介挿
し短時間で接続することができる。

また、この場合、基板の素材に半導体チップと同じシリ
コンウェーハを用いているため、エツチングにより加工
される■溝は、極めて微細・精密に加工することができ
、電子デバイスの電極に正確に対応する接続用端子を形
成することができる。

また、基板の熱膨張係数が同じであるため、半導体チッ
プの発熱によって生じる熱膨張差により機械的、電気的
接続の信頼性を損なうことはない。

更にまた、回路基板への実装作業は接続される電極に合
わせて予め、配設されたバンプを用いるため、従来のよ
うに半田ボールを回路基板または電子デバイスに１個つ
づ付着するのに比べて一括処理で接続することでき、作
業が極めて簡単で工数を大幅に軽減することができる。

〔発明の効果〕

以上、詳述したように本発明によれば、電子デバイスの
電極に対応してシリコンウェーハなどの基板に■溝を形
成し、導体を介挿してこれを積層することにより、例え
ば格子状配列の端子を形成し、その端子に予め、バンプ
を形成し、１枚の多芯接続用端子とすることにより、回
路基板と電子デバイスとを一度に効率よく正確に実装す
ることができ、接続の信頌度を向上し製造コストの低減
を図ることができるといった工業上極めて有用な効果を
発揮する。

【図面の簡単な説明】

第１図ｆａ）〜（川は本発明による一実施例の工程順を
示す側断面図、 第２図は第１図（ｇ）の完成した接続用端子の斜視図、 第３図は第２図を用いた実装を示す側断面図、第４図は
第１図（ｇ）の導体を突出させバンプを形成した状態を
示す側断面図、 第５図は従来技術による実装を示す側断面図、である。 図において、 ■は接続用端子、 １ａ、ｌ１ａは基板、 １ａ−１はＶ溝、 １ｂは導体、 １ｂ−１はバンプ、 ２は電子デバイス（半導体チップ）、 ２ａは電極、 ３は回路基板、 ３ａはランド、 ４はレジストパターン、 ５．５ａは絶縁皮膜、 ６は接着剤、 １２ａは積層基板、 １３ａは薄片基板を示す。 レジストパターン形成工程 ｆａｌ ■溝形成工程 （ｂｌ 基板の積石工程 積層基板のスライス工程 ｆａｌ 絶縁皮膜形成工程 ｆｌ バンプ形成工程 ｇｌ

Claims (1)

1. 【特許請求の範囲】 〔１〕両面が少なくとも絶縁され片面にＶ溝（１ａ−１
   ）を並列穿設し該Ｖ溝（１ａ−１）に導体（１ｂ）を介
   挿する基板（１ａ）を同一方向に積層し格子状に配列さ
   れた導体（１ｂ）のＶ溝（１ａ−１）と直交する両端面
   上にバンプ（１ｂ−１）を備えることを特徴とする接続
   用端子。 〔２〕基板（１ａ）にＶ溝（１ａ−１）を形成する工程
   と、該Ｖ溝（１ａ−１）に棒状の前記導体（１ｂ）を介
   挿し基板（１ａ）を同一方向に積層接着し積層基板（１
   ２ａ）を形成する工程と、該積層基板（１２ａ）をＶ溝
   （１ａ−１）と直交する方向にスライスして薄片基板（
   １３ａ）を形成する工程と、該薄片基板（１３ａ）の導
   体（１ｂ−１）の両端スライス面上にバンプ（１ｂ−１
   ）を形成する工程とを含むことを特徴とする接続用端子
   の製造方法。