JPH0249466A - Manufacture of soi substrate - Google Patents

Manufacture of soi substrate

Info

Publication number
JPH0249466A
JPH0249466A JP32637788A JP32637788A JPH0249466A JP H0249466 A JPH0249466 A JP H0249466A JP 32637788 A JP32637788 A JP 32637788A JP 32637788 A JP32637788 A JP 32637788A JP H0249466 A JPH0249466 A JP H0249466A
Authority
JP
Japan
Prior art keywords
substrate
layer
film
boron
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32637788A
Other languages
Japanese (ja)
Other versions
JP2596605B2 (en
Inventor
Kazuo Imai
和雄 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP32637788A priority Critical patent/JP2596605B2/en
Publication of JPH0249466A publication Critical patent/JPH0249466A/en
Application granted granted Critical
Publication of JP2596605B2 publication Critical patent/JP2596605B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE:To enable a Si layer to have an impurity concentration required for the formation of an element by a method wherein Si is removed except a p<+> doped layer on a first Si substrate after a the p<+> doped layer on the first Si substrate has been bonded to an insulating layer on a second Si substrate, and a part of the p<+> doped layer is oxidized. CONSTITUTION:A p<+> boron doped layer 2, a SiO2 layer 3, and a BPSG film 4 are provided onto a primary face of a Si substrate 1 to form a first substrate 5. The substrate 5 is bonded to a second substrate 9, composed of an SiO2 film 7 and a BPSG film 8 which are formed on a Si substrate 6, using the films 4 and 8, and then the substrate 5 is removed except the layer 2 to make the bonded substrate a thin layer. Then, the substrate is oxided in a moistened oxygen atmosphere to form a SiO2 film 11. In this process, an SOI(Silicon on Insulator) substrate, provided with a Si layer whose boron concentration is 3-4X10<16>cm<-3> is formed through the suction of boron due to a segregation effect as the boron high concentrated layer 2 grows gradually to be a thin layer by oxidation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン(Si)酸化膜等の絶縁膜上に単結
晶Si膜を形成するSOI (シリコンオンインシュレ
ータ(S 1licon On I n5ulator
) )基板の製造方法に係り、特に、膜厚の均一性およ
び結晶性が良好で、かつ、膜中の不純物濃度が素子形成
に必要な濃度となっているSo工基板の製造方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an SOI (Silicon On Insulator) which forms a single crystal Si film on an insulating film such as a silicon (Si) oxide film.
)) The present invention relates to a method for manufacturing a substrate, and in particular to a method for manufacturing a So-based substrate having good film thickness uniformity and crystallinity, and in which the impurity concentration in the film is at a concentration necessary for device formation.

〔従来の技術〕[Conventional technology]

近年、シリコン酸化膜上に厚さ0.1−程度の単結晶S
i膜(SOI)を形成し、このSi膜にMOSFETを
形成すると、バルク上に形成したMOSFETに比して
相互コンダクタンスg、が増大し、短チヤネル効果が抑
制され、さらに111m程度のSi膜を用いたSOI基
板において見られたキンク現象が生じない等の利点が生
ずることが明らかとなり、注目されている。
In recent years, single crystal S with a thickness of about 0.1 mm has been deposited on a silicon oxide film.
When an i film (SOI) is formed and a MOSFET is formed on this Si film, the mutual conductance g increases compared to a MOSFET formed on a bulk, and the short channel effect is suppressed. It has become clear that this method has advantages such as the absence of the kink phenomenon observed in the SOI substrate used, and is attracting attention.

このような5OIti−LSI基板に適用するためには
、次の条件を満足することが必要である。すなわち、■
Si膜の膜厚の均一性が良好であること、■Si膜の結
晶性が良好であること、■Si膜中の不純物濃度が素子
を形成するのに適した値となっていること、である。
In order to apply it to such a 5OIti-LSI board, it is necessary to satisfy the following conditions. In other words,■
The uniformity of the Si film thickness is good, ■ the crystallinity of the Si film is good, and ■ the impurity concentration in the Si film is at a value suitable for forming the device. be.

従来のSO工基板を実現する方法としては、3つの方法
が提案されている。
Three methods have been proposed for realizing conventional SO-engineered boards.

第6図(a)、(b)は、従来のS○■基板を実現する
第1の方法を示す工程断面図である。
FIGS. 6(a) and 6(b) are process cross-sectional views showing a first method for realizing a conventional S○■ substrate.

すなわち、従来の第1の方法では、Si基板61上に形
成したS i O,膜62上に非晶質あるいは多結晶S
i膜63を形成した後、レーザビームあるいは電子ビー
ム等のエネルギービーム64を矢印のように走査してア
ニールを行ない、Si膜63を単結晶化させて単結晶膜
65を形成しく第6図(a))、次に、ドライエツチン
グ法あるいは酸化法等を利用してSi膜65を薄層化し
てSOI基板を実現する(第6図(b))。
That is, in the first conventional method, SiO is formed on the Si substrate 61 and amorphous or polycrystalline S is formed on the film 62.
After forming the i-film 63, annealing is performed by scanning an energy beam 64 such as a laser beam or an electron beam in the direction of the arrow to monocrystallize the Si film 63 and form a single-crystal film 65 (see FIG. 6). a)) Next, the Si film 65 is thinned using a dry etching method or an oxidation method to realize an SOI substrate (FIG. 6(b)).

しかし、この方法では、上記条件■の適正な不純物濃度
については満足するが、条件■の膜厚の均一性について
は、エネルギービームアニールに特有のSi膜の波打ち
現象が生じるため、広範囲にわたる膜厚の均一性の確保
が困難であり、また、条件■の結晶性についても再結晶
時に生じる結晶粒界の存在あるいは結晶軸の回転現象等
に起因して良好な結晶性を得ることができない。
However, although this method satisfies the appropriate impurity concentration in condition (1) above, the film thickness uniformity in condition (2) is affected by the waving phenomenon of the Si film that is characteristic of energy beam annealing. It is difficult to ensure the uniformity of the condition (2), and good crystallinity cannot be obtained due to the presence of grain boundaries or the rotation of crystal axes that occur during recrystallization.

第7図(a)〜(c)は、従来のSOI基板を実現する
第2の方法を示す工程断面図である。
FIGS. 7(a) to 7(c) are process cross-sectional views showing a second method for realizing a conventional SOI substrate.

すなわち、従来の第2の方法では、n+あるいはp+基
板71上にn−あるいはp−のエピタキシャル層72を
形成し、S i O2膜73を形成した後、この基板7
4をSi基板75上にSin、膜76が形成された別の
基板77に公知の方法を用いて接着しく第7図(a))
、次に、n+あるいはp+基板71を、高不純物濃度の
Si基板のエッチレイトが低不純物濃度のSi基板より
大きい(すなわち、エツチング速度が速い)硝酸・弗酸
・酢酸の混合液によってエツチング除去し、n−あるい
はp−のエピタキシャル層72を残す方法である。
That is, in the second conventional method, an n- or p- epitaxial layer 72 is formed on an n+ or p+ substrate 71, a SiO2 film 73 is formed, and then this substrate 7 is
4 is bonded to another substrate 77 on which a Si film 76 is formed on a Si substrate 75 using a known method (FIG. 7(a)).
Next, the n+ or p+ substrate 71 is removed by etching with a mixed solution of nitric acid, hydrofluoric acid, and acetic acid, in which the etch rate of a Si substrate with a high impurity concentration is higher than that of a Si substrate with a low impurity concentration (that is, the etching rate is faster). , n- or p- epitaxial layer 72 is left.

この方法では、条件■、■につぃては満足するが、■の
膜厚の均一性については、硝酸・弗酸・酢酸の混合液を
用いてエツチングを行なうと。
This method satisfies conditions (1) and (2), but regarding (2) uniformity of film thickness, etching is performed using a mixed solution of nitric acid, hydrofluoric acid, and acetic acid.

100人程以下微細な凹凸が生ずる欠点があり、また、
高不純物濃度と低不純物濃度におけるエッチレイトも最
大100倍程度であるため、高不純物濃度部分のSi膜
厚に上2゜0−の厚さむらがあった場合、エツチング後
、±300Å以上の厚さむらが生じることになり、n−
あるいはp−のエピタキシャル層を1000人(0、1
、caa )以下にする場合には、無視できない結果と
なる。さらに、この方法では、エピタキシャル成長法を
使用するが、この工程は、製造費用を著しく増大させる
ため、S○工基板を高価なものにする欠点がある。
Less than 100 people have the disadvantage that fine irregularities occur, and
The etch rate at high impurity concentration and low impurity concentration is also about 100 times at most, so if there is an uneven thickness of 2°0- above in the Si film thickness in the high impurity concentration area, the thickness after etching will be ±300 Å or more. Samurai will occur, and n-
Alternatively, the p- epitaxial layer can be formed by 1000 layers (0, 1
, caa ) or less, the result is not negligible. Furthermore, this method uses an epitaxial growth method, which has the drawback of significantly increasing manufacturing costs and thus making the SO substrate expensive.

次に、第3の方法であるが、最近、エピタキシャル成長
法を用いない方法として、ボロンをドープしたp”Si
基板の表面を酸化し、Si基板とS i O,膜の偏析
を利用してSi基板の表面のみにp−層を形成し、この
p−層を残す方法が提案された。第8図は、この方法に
ついて示す図である。
Next, as for the third method, recently, as a method that does not use epitaxial growth, boron-doped p"Si
A method has been proposed in which the surface of the substrate is oxidized, a p-layer is formed only on the surface of the Si substrate by utilizing the segregation of the Si substrate, SiO, and the film, and this p-layer is left. FIG. 8 is a diagram illustrating this method.

しかし、この方法により得られるp−層は、101″ロ
ー3程度のものであり、素子形成に必要な1017C1
1−’以下の不純物濃度のSi層を得ることは困難であ
る。
However, the p-layer obtained by this method is about 101'' row 3, and the p-layer is about 1017C1, which is necessary for device formation.
It is difficult to obtain a Si layer with an impurity concentration of 1-' or less.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述のように、従来のSOI構造においては、Si膜厚
の均一性、Si膜の結晶性、Si膜中の不純物濃度のす
べてにおいて適正な技術は存在しなかった。
As described above, in the conventional SOI structure, there is no suitable technology for all of the uniformity of the Si film thickness, the crystallinity of the Si film, and the impurity concentration in the Si film.

本発明の目的は、このような3つの条件をすべて満足す
る薄膜Si膜を有するS○工基板を提供することにある
An object of the present invention is to provide a SO substrate having a thin Si film that satisfies all of these three conditions.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のSOI基板の製造方法は、Siからなる第1の
基板の主面上にp+不純物ドープ層を形成する工程と、
上記p+不純物ドープ層上に絶縁膜を介在させて、Si
基板、あるいは少なくとも上記第1の基板側の表面層が
絶縁物からなる第2の基、板を形成する工程と、上記第
1の基板の上記p+不純物ドープ層以外のSi部分を選
択的に除去する工程と、上記第2の基板とは反対側から
上記p′″不純物ドープ層の一部を酸化することにより
該Si層の薄層化および不純物濃度低減を行なう工程を
少なくとも含むことを特徴とする。
The method for manufacturing an SOI substrate of the present invention includes the steps of forming a p+ impurity doped layer on the main surface of a first substrate made of Si;
With an insulating film interposed on the p+ impurity doped layer, Si
A step of forming a second substrate or plate whose surface layer on the side of the first substrate is made of an insulator, and selectively removing the Si portion of the first substrate other than the p+ impurity doped layer. and a step of thinning the Si layer and reducing the impurity concentration by oxidizing a part of the p'' impurity doped layer from the side opposite to the second substrate. do.

〔作用〕[Effect]

本発明では、従来の第2の方法ではSiのエツチングに
硝弗酸系のエツチング液を用いるのではなく、アルカリ
性のエツチング液を用いることが可能なため5例えばp
−とp+どのエッチレイトが硝弗酸系のエツチング液の
数倍以上が得られ、結果として極めて膜厚の均一性の良
いSi膜を得ることができる。
In the present invention, an alkaline etching solution can be used instead of using a nitric-fluoric acid-based etching solution for etching Si in the conventional second method.
- and p+, the etch rate is several times higher than that of a nitric-fluoric acid-based etching solution, and as a result, a Si film with extremely good film thickness uniformity can be obtained.

また、従来の第2の方法と同様にSiウェハの接着技術
を用いることが可能なので、再結晶を行なう従来の第1
の方法と異なり、良好な結晶性を有するSi膜を得るこ
とができる。
In addition, since it is possible to use Si wafer bonding technology in the same way as the conventional second method, it is possible to use
Unlike the method described above, a Si film having good crystallinity can be obtained.

さらに、pゝSi層を薄層化するために酸化を行ない、
これによりSiの薄層化とp+層中のボロン濃度の低減
を行なっており、これは従来の第3の方法でも行なって
いるが、これと異なるのは、本発明では、p+層は既に
SOI構造となっているため、ボロンの総量が一定であ
り、従来の第3の方法のように、p+基板の表面を酸化
した場合に比べて酸化によるボロン濃度の低減を効果的
に行なうことができ、Si層中の不純物濃度を素子を形
成するのに適した値にすることができる。
Furthermore, oxidation is performed to thin the pSi layer,
This thins the Si layer and reduces the boron concentration in the p+ layer, which is also done in the conventional third method, but the difference is that in the present invention, the p+ layer is already on the SOI layer. Because of this structure, the total amount of boron is constant, and the boron concentration can be reduced more effectively through oxidation than when the surface of the p+ substrate is oxidized, as in the conventional third method. , the impurity concentration in the Si layer can be set to a value suitable for forming an element.

このように1本発明のSo工基板の製造方法では、条件
■、■、■のすべてを満たすことができる。
As described above, in the method for manufacturing a So-based substrate of the present invention, all of the conditions (1), (2), and (2) can be satisfied.

〔実施例〕〔Example〕

第1図(a)〜(f)は、本発明の一実施例のSOI基
板の製造工程を示す断面図である。
FIGS. 1(a) to 1(f) are cross-sectional views showing the manufacturing process of an SOI substrate according to an embodiment of the present invention.

まず、半導体主面が(100)面であるS−i基板1を
用意する6次に、このSi基板工の主面上に、表面から
の深さ1tlImの不純物濃度が10”Ql−’以上と
なるように設定されたp2ボロンドープ層2を形成する
(第1図(a))、このp+ボロンドープ廖2の形成方
法としては、ボロンのイオン注入法あるいはBN(窒化
ボロン)の拡散法等を用いればよい6例えば、イオン注
入法では、注入エネルギーが40keV、注入量がI 
XIO”a++−”および1100℃、30分程度のア
ニールにより実現できる。また、BN拡散法では、10
50”C12,7時間の拡散条件により実現できる0次
に、p+ボロンドープJtI2の上にS i O,膜、
およびBPSGg4(ボロ・フォスフォ・シリケート・
ガラスニホウ−リン珪酸ガラス)(B oro−P h
ospho−S 1licateG 1ass) )を
形成する。
First, prepare a Si substrate 1 whose main semiconductor surface is the (100) plane.Next, on the main surface of this Si substrate, an impurity concentration of 10''Ql-' or more at a depth of 1tlIm from the surface is prepared. A p2 boron doped layer 2 is formed (FIG. 1(a)). The p+ boron doped layer 2 can be formed by boron ion implantation or BN (boron nitride) diffusion. For example, in the ion implantation method, the implantation energy is 40 keV and the implantation amount is I
This can be achieved by using XIO "a++-" and annealing at 1100° C. for about 30 minutes. In addition, in the BN diffusion method, 10
50" C12, 0-order, which can be realized by 7 hour diffusion conditions, SiO, film, on p + boron doped JtI2,
and BPSGg4 (boro phosphorus silicate)
Glass niboro-phosphorus silicate glass) (Boro-P h
ospho-S 1licateG 1ass)).

次に、基板5とは別に、Si基板6の表面にS i O
,膜7が形成された基板9を用意しく第1図(b))、
両者(5と9)をBPSG膜4.8を用いて接着する(
第1図(c))、この接着方法としては、公知の技術を
用いることができる6ただし、形成したp+ボロンドー
プ層2の不純物濃度分布の変化を少なくするため、低温
で接着することが必要であり、ここではBPSGを接着
剤として用いた。この場合、91層2へBPSG層4か
ら不純物が拡散するのを防止するため、p+層2の表面
にS i O,膜3を形成する必要がある。
Next, apart from the substrate 5, SiO is deposited on the surface of the Si substrate 6.
, prepare the substrate 9 on which the film 7 is formed (FIG. 1(b)),
Adhere both (5 and 9) using BPSG film 4.8 (
As shown in Fig. 1(c)), a known technique can be used for this bonding method6. However, in order to reduce changes in the impurity concentration distribution of the formed p + boron doped layer 2, it is necessary to bond at a low temperature. Yes, and here BPSG was used as the adhesive. In this case, in order to prevent impurities from diffusing from the BPSG layer 4 into the 91 layer 2, it is necessary to form a SiO film 3 on the surface of the p+ layer 2.

次に、基板5のp+層2以外の部分(Si基板1)をエ
ツチング除去して薄層化する(第1図(d))。この方
法としては、まず、10−上2−の膜厚まで機械的な研
磨により薄層化し、次に、エチレンジアミン17m Q
、ピテカテコール3g、水8 m Qの組成比のアルカ
リ系の混合液を100℃に加熱したものを使用した。こ
の混合液は、pn−あるいはn”Si層に対するエツチ
ング速度は、0.547@in程度であるが、10”a
s−’以上のボロン濃度のp+層に対しては、エツチン
グ速度は10人/min以下であり、エッチレイトとし
ては500倍以上が得られる。このため、上2−の厚さ
のばらつきを持つ基板を±40人のばらつきに低減でき
、膜厚の均一性が向上できる。このようにして1.0−
±40人のp”Si層2を有するSOI構造が得られる
(第1図(e))。
Next, the portion of the substrate 5 other than the p+ layer 2 (Si substrate 1) is removed by etching to make the layer thinner (FIG. 1(d)). In this method, first, the film is thinned by mechanical polishing to a film thickness of 10-2-, and then ethylenediamine 17mQ
, 3 g of pitecatechol, and 8 m Q of water were heated to 100° C. and used. This mixed solution has an etching rate of about 0.547@in for a pn- or n"Si layer, but an etching rate of 10"a
For a p+ layer having a boron concentration of s-' or more, the etching rate is less than 10 people/min, and an etch rate of 500 times or more can be obtained. Therefore, it is possible to reduce the thickness variation of the substrate having the above 2-40 variations to ±40 variations, and improve the uniformity of the film thickness. In this way 1.0-
An SOI structure with a p'' Si layer 2 of ±40 is obtained (FIG. 1(e)).

次に、この基板を1000℃の加湿酸素(ウェット0、
)雰囲気中で23時間55分酸化する。この酸化条件に
より、膜厚2.0−のS i O2膜11が形成される
(第1図(f))、よく知られているように、Siは酸
化されることにより、2.2倍の膜厚となるため、膜厚
2.OIjmのSiO□膜を形成するには、0.91−
のSi層が必要であり、本実施例では、結果として膜厚
900人のS i N2が残っている。このSi層2の
ボロン濃度を測定した結果、3〜4X10’″’Cm−
’であった。すなわち、膜厚1.0−のボロン高濃度層
を酸化することにより薄層化しながら、かつ、偏析効果
を利用してボロンを吸出することにより、膜厚900人
で、3〜4 X 10” as−’のボロン濃度のSi
層を有するS○工基板が実現できた。ここで、酸化の進
行によりボロン濃度がどのように減少していくかを調べ
るため、酸化の各段階におけるボロン濃度分布の測定を
行なった。
Next, this substrate was heated with humidified oxygen at 1000°C (wet 0,
) Oxidize in atmosphere for 23 hours and 55 minutes. Under these oxidation conditions, a 2.0-thick SiO2 film 11 is formed (FIG. 1(f)).As is well known, Si is oxidized to a thickness of 2.2 times. Therefore, the film thickness is 2. To form a SiO□ film of OIjm, 0.91-
In this example, as a result, a Si N2 layer with a thickness of 900 nm remains. As a result of measuring the boron concentration of this Si layer 2, it was found that 3~4X10''''Cm-
'Met. In other words, by oxidizing a 1.0-thick boron-rich layer to make it thinner and sucking out boron by utilizing the segregation effect, a layer of 3 to 4 x 10" with a thickness of 900" was formed. Si with a boron concentration of as-'
We were able to realize a S○ engineering board with layers. Here, in order to investigate how the boron concentration decreases as oxidation progresses, we measured the boron concentration distribution at each stage of oxidation.

その結果を第2図〜第5図に示す。第2図は。The results are shown in FIGS. 2 to 5. Figure 2 is.

SiO□膜の膜厚tが0.5−のときであり、Si膜中
のボロン濃度は多少低下しているが、まだ、7 X 1
0” an−’程度ある。また、第3図は、SiO2膜
厚しが1.04のときであり、Si膜中のボロン濃度は
3X10”■−3程度となっている。第4図は、S i
 O,膜厚しが1.5−のときであり、このときでも、
Si膜中のボロン濃度は101′an−’近くある。し
かし、第5図に示すSi○2膜厚tが2.0.のときは
、ボロン濃度は1017an−”以下に低下している。
This is when the thickness t of the SiO□ film is 0.5−, and although the boron concentration in the Si film has decreased somewhat, it is still 7×1.
In addition, FIG. 3 shows a case where the SiO2 film thickness is 1.04, and the boron concentration in the Si film is about 3×10” -3. FIG. 4 shows S i
O, when the film thickness is 1.5-, and even in this case,
The boron concentration in the Si film is close to 101'an-'. However, the Si○2 film thickness t shown in FIG. 5 is 2.0. When , the boron concentration has decreased to 1017 an-'' or less.

これらのデータから残りのSi膜厚が少ないほど、ボロ
ン濃度の低下が大きいことがわかる。これは、Si膜厚
がSOI構造上に限定されているために生ずる現象であ
り、SOI構造でない場合は、偏析によってボロン濃度
を大きく減少させることは困難である。
These data show that the smaller the remaining Si film thickness, the greater the decrease in boron concentration. This is a phenomenon that occurs because the Si film thickness is limited on the SOI structure, and if it is not an SOI structure, it is difficult to significantly reduce the boron concentration due to segregation.

上記実施例では、酸化前のp”Si層2の厚さを1.0
pとしたために、pゝSi層2を酸化することによりp
”Si層2の厚さを0.17a+に低減するのに、23
時間55分を要した。この酸化時間をより短くするため
に、酸化前のp”Si層2の厚さを0.48umとした
場合の結果を以下に示す。第1図(a)〜(f)に示し
たp”Si層2を得る工程と異なるのは、第1図(a)
における24′ボロンド一プ層2の形成条件であり、こ
こではBN(窒化ボロン)拡散法により、1050℃、
1.0時間の拡散条件とした。これにより、第1図(e
)において、厚さ0.48.のp”Si層2を得た。p
+Si層2のボロン濃度の低減化とSi膜の薄層化のた
めの酸化条件は、1000℃の加湿酸素雰囲気中で、1
6時間40分の酸化時間であり、その結果、Si膜厚は
800人となった。
In the above embodiment, the thickness of the p"Si layer 2 before oxidation is 1.0
By oxidizing p Si layer 2, p
``To reduce the thickness of Si layer 2 to 0.17a+, 23
It took 55 minutes. The results are shown below when the thickness of the p'' Si layer 2 before oxidation was set to 0.48 um in order to shorten this oxidation time. The difference from the process of obtaining the Si layer 2 is shown in Fig. 1(a).
The conditions for forming the 24' boron single layer 2 are as follows: 1050°C, 24' boron nitride diffusion method
The diffusion conditions were 1.0 hours. As a result, Figure 1 (e
), thickness 0.48. A p'' Si layer 2 of p
The oxidation conditions for reducing the boron concentration in the +Si layer 2 and making the Si film thinner are as follows:
The oxidation time was 6 hours and 40 minutes, and as a result, the Si film thickness was 800 mm.

第9図〜第12図に、p”Si/12の酸化の進行に伴
って該Si膜厚が減少する様子と、酸化によりSi膜中
のボロン濃度が減少する様子を示す。
9 to 12 show how the thickness of the Si film decreases as the oxidation of p''Si/12 progresses, and how the boron concentration in the Si film decreases due to oxidation.

第9図〜第12図は、それぞれ、酸化の進行に伴うSi
膜中のボロン濃度とSi膜下のS i O2膜(第1図
(f)の3)中のボロン濃度の測定結果を示す図である
。第9図は、酸化前(第1図(e)の状態)を示し、第
10図は、膜厚3000人のS i O2膜を形成した
後を示し、第11図は、膜厚6500人のSiO□膜を
形成した後を示し、第12図は、膜厚8800人のSi
O□膜を形成した後を示す。これらの図から、酸化の進
行に伴って、S i O2膜中のボロン濃度が5i−S
in2界面で増加していることがわかる。これは、酸化
熱処理中にSi膜中のボロンが偏析によりSin、膜中
にわずかに拡散したためであり、本方法の1つの特徴を
示すものである。第12図に示すSi膜中のボロン濃度
は4 X 10110l7”になっており、素子形成が
可能な濃度となっていることがわかる。
Figures 9 to 12 show the progress of Si oxidation.
FIG. 2 is a diagram showing the measurement results of the boron concentration in the film and the boron concentration in the SiO2 film (3 in FIG. 1(f)) below the Si film. FIG. 9 shows the state before oxidation (the state shown in FIG. 1(e)), FIG. 10 shows the state after forming a SiO2 film with a thickness of 3,000 layers, and FIG. 11 shows the state after forming a SiO2 film with a thickness of 6,500 layers. Figure 12 shows the state after forming a SiO□ film with a film thickness of 8800.
This is shown after forming the O□ film. From these figures, as oxidation progresses, the boron concentration in the SiO2 film increases to 5i-S
It can be seen that it increases at the in2 interface. This is because boron in the Si film was slightly diffused into the Si film due to segregation during the oxidation heat treatment, and this shows one feature of the present method. It can be seen that the boron concentration in the Si film shown in FIG. 12 is 4×10110l7'', which is a concentration that allows device formation.

ボロン濃度をさらに低下させるには、第2〜5図および
第9図〜第12図の結果から初期pゝ膜の膜厚を1.0
7m以上にし、酸化時間を長くすることが有効であるこ
とがわかる。
In order to further reduce the boron concentration, the thickness of the initial p film should be reduced to 1.0 from the results shown in Figures 2 to 5 and 9 to 12.
It can be seen that it is effective to increase the length to 7 m or more and to lengthen the oxidation time.

また、ボロン濃度の低下のためには、酸化したS i 
O2膜(第1図(f)の11)を除去し、p+層上にノ
ンドープの非晶質あるいは多結晶Si膜等を形成し、熱
処理によりボロンを拡散させた後。
In addition, in order to reduce the boron concentration, oxidized Si
After removing the O2 film (11 in FIG. 1(f)), forming a non-doped amorphous or polycrystalline Si film on the p+ layer, and diffusing boron by heat treatment.

酸化により後で形成したSi層を除去することも効果的
である。
It is also effective to remove the Si layer formed later by oxidation.

次に、第1図により形成したS○工基板を用いてnチャ
ネルMO8FETを形成し、その特性を測定した。この
MOSFETの特性は、バルク上に形成したMOSFE
Tに比べて51.5倍以上の相互コンダクタンスgmの
値が得られており、S○工溝構造特長を示している。
Next, an n-channel MO8FET was formed using the SO substrate formed as shown in FIG. 1, and its characteristics were measured. The characteristics of this MOSFET are as follows:
A value of mutual conductance gm which is 51.5 times or more higher than that of T is obtained, which shows the characteristics of the S○ groove structure.

このように、本実施例のSOI基板の製造方法では、膜
厚を決定する要因が、■ボロンによるp+層の形成、■
エチレンジアミン・ピロカテコール・水のアルカリ系の
混合液によるウェットエッチ、■酸化による薄層化、の
3点にあり、いずれも膜厚の制御性に優れており、かつ
、従来のLSIの製造工程を導入しやすい。
In this way, in the SOI substrate manufacturing method of this example, the factors that determine the film thickness are: (1) formation of the p+ layer by boron; (2)
There are three methods: wet etching using an alkaline mixture of ethylenediamine, pyrocatechol, and water, and layer thinning through oxidation.All of these methods have excellent controllability of film thickness, and are easy to use in conventional LSI manufacturing processes. Easy to introduce.

なお、本発明は、上記の実施例に限定されることがない
ことは言うまでもない。例えば、上記実施例では、BP
SGによりSi基板どうしを接着したが、方法、材質は
、これに限定されることなく、BPSGを他の絶縁物に
変えての接着法、あるいは多結晶Siまたは絶縁物を厚
く堆積することによる基板を使用することができる。す
なわち、p+層を形成した第1のSi基板上に別のSi
基板あるいは少なくとも表面層が絶縁層である第2の基
板を形成し、最終的にp+層の下に絶縁膜が形成された
SOI構造が得られればよい。
It goes without saying that the present invention is not limited to the above embodiments. For example, in the above embodiment, BP
Although the Si substrates were bonded together using SG, the method and material are not limited to this, but bonding methods that replace BPSG with other insulators, or substrates that thickly deposit polycrystalline Si or insulators are possible. can be used. That is, another Si substrate is formed on the first Si substrate on which the p+ layer is formed.
It is only necessary to form a second substrate whose substrate or at least the surface layer is an insulating layer, and finally obtain an SOI structure in which an insulating film is formed under a p+ layer.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明SOI基板の製造方法では
、Si基板とp+層とのエッチレイトが大きいアルカリ
性のエツチング液を用いることができ、Si膜厚の均一
性が向上できる。また、Siウェハの接着技術を用いる
ことができ、再結晶を行なう必要がないので、Si膜の
結晶性を向上できる。また、p+層の酸化によりSiの
薄層化とp+層中のボロン濃度の低減を同時に行ない、
かつ、p+層は既にSOI構造となっているため、不純
物濃度の低減を効果的に行なうことができ、Si層の不
純物濃度を素子を形成するのに適した値にすることがで
きる。さらに、Si膜厚を決定する要因が、■p+不純
物層の形成、■アルカリ系のエツチング液を用いたエツ
チング、■酸化による薄層化、の3点にあり、いずれも
膜厚の制御性に優れており、かつ、従来のLSIの製造
工程を導入しやすく、また高価なエピタキシャル成長を
用いなくてもよいので、大量生産による安価なSOI構
造が製造できるため、今後のSo工基板を用いたLSI
の実現に効果がある′。
As explained above, in the method for manufacturing an SOI substrate of the present invention, an alkaline etching solution having a high etch rate between the Si substrate and the p+ layer can be used, and the uniformity of the Si film thickness can be improved. Furthermore, since Si wafer bonding technology can be used and there is no need to perform recrystallization, the crystallinity of the Si film can be improved. In addition, by oxidizing the p+ layer, the Si layer is thinned and the boron concentration in the p+ layer is reduced at the same time.
Moreover, since the p+ layer already has an SOI structure, the impurity concentration can be effectively reduced, and the impurity concentration of the Si layer can be set to a value suitable for forming an element. Furthermore, there are three factors that determine the Si film thickness: ■ Formation of a p+ impurity layer, ■ Etching using an alkaline etching solution, and ■ Thinning the layer by oxidation. It is easy to introduce into the conventional LSI manufacturing process, and there is no need to use expensive epitaxial growth, making it possible to manufacture inexpensive SOI structures through mass production.
It is effective in realizing the

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(f)は、本発明の一実施例のSO工基
板の製造工程を示す断面図、第2図〜第5図は、それぞ
れ、p”Si膜の酸化の進行に伴う該Si膜中のボロン
濃度の減少の状態を示す図、第6図(a)、(b)は、
従来のsor基板の第1の製造方法を示す工程断面図、
第7図(a)、(b)は、従来の第2のSOI基板の製
造方法を示す工程断面図、第8図は、従来の第3の製造
方法について説明するための図、第9図〜第12図は、
それぞれ、p”Si膜の酸化の進行に伴う該Si膜中の
ボロン濃度とSi膜下のSin、膜中のボロン濃度の測
定結果を示す図である。 1・・・Si基板 2・・・pゝボロンドープ層 3.7・・・Sin、膜 4.8.10 ・B P S G膜 5・・・第1の基板 6・・・Si基板 9・・・第2の基板 11・・・S i O2膜 61・・・Si基板 62・・SiO2膜 63・・・非晶質あるいは多結晶Si膜64・・・エネ
ルギービーム 65・・・Si膜 71・・・n+あるいはp+基板 72・・・n−あるいはp−のエピタキシャル層73・
・・5i02膜 74・・・第1の基板 75・・・Si基板 76 ・= S x Oz膜 77・・・第2の基板 特許出願人 日本電信電話株式会社
FIGS. 1(a) to (f) are cross-sectional views showing the manufacturing process of an SO-treated substrate according to an embodiment of the present invention, and FIGS. 2 to 5 show the progress of oxidation of the p"Si film, respectively. FIGS. 6(a) and 6(b) are diagrams showing the accompanying decrease in the boron concentration in the Si film.
Process cross-sectional diagrams showing a first manufacturing method of a conventional SOR substrate,
7(a) and 7(b) are process cross-sectional views showing the second conventional SOI substrate manufacturing method, FIG. 8 is a diagram for explaining the third conventional manufacturing method, and FIG. 9 ~Figure 12 is
FIG. 3 is a diagram showing the measurement results of the boron concentration in the Si film, the Si under the Si film, and the boron concentration in the film as the oxidation of the p''Si film progresses. 1...Si substrate 2... p boron doped layer 3.7...Sin, film 4.8.10 ・BPSG film 5...first substrate 6...Si substrate 9...second substrate 11... SiO2 film 61...Si substrate 62...SiO2 film 63...Amorphous or polycrystalline Si film 64...Energy beam 65...Si film 71...n+ or p+ substrate 72...・N- or p- epitaxial layer 73・
... 5i02 film 74 ... First substrate 75 ... Si substrate 76 ... = S x Oz film 77 ... Second substrate patent applicant Nippon Telegraph and Telephone Corporation

Claims (1)

【特許請求の範囲】[Claims] 1、Siからなる第1の基板の主面上にp^+不純物ド
ープ層を形成する工程と、上記p^+不純物ドープ層上
に絶縁膜を介在させてSi基板あるいは少なくとも上記
第1の基板側の表面層が絶縁物からなる第2の基板を形
成する工程と、上記第1の基板の上記p^+不純物ドー
プ層以外のSi部分を選択的に除去する工程と、上記第
2の基板とは反対側から上記p^+不純物ドープ層の一
部を酸化することにより該Si層の薄層化および不純物
濃度低減を行なう工程を少なくとも含むことを特徴とす
るSOI基板の製造方法。
1. Forming a p^+ impurity doped layer on the main surface of the first substrate made of Si, and forming the Si substrate or at least the first substrate by interposing an insulating film on the p^+ impurity doped layer. a step of forming a second substrate whose side surface layer is made of an insulator; a step of selectively removing the Si portion of the first substrate other than the p^+ impurity doped layer; A method for manufacturing an SOI substrate, comprising at least the step of thinning the Si layer and reducing the impurity concentration by oxidizing a part of the p^+ impurity doped layer from the opposite side.
JP32637788A 1988-05-20 1988-12-26 Method for manufacturing SOI substrate Expired - Lifetime JP2596605B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32637788A JP2596605B2 (en) 1988-05-20 1988-12-26 Method for manufacturing SOI substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-122048 1988-05-20
JP12204888 1988-05-20
JP32637788A JP2596605B2 (en) 1988-05-20 1988-12-26 Method for manufacturing SOI substrate

Publications (2)

Publication Number Publication Date
JPH0249466A true JPH0249466A (en) 1990-02-19
JP2596605B2 JP2596605B2 (en) 1997-04-02

Family

ID=26459270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32637788A Expired - Lifetime JP2596605B2 (en) 1988-05-20 1988-12-26 Method for manufacturing SOI substrate

Country Status (1)

Country Link
JP (1) JP2596605B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311217A (en) * 1989-06-07 1991-01-18 Kawasaki Steel Corp Operation of plasma melting furnace
US5773355A (en) * 1994-04-08 1998-06-30 Canon Kabushiki Kaisha Method for manufacturing semiconductor substrate
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311217A (en) * 1989-06-07 1991-01-18 Kawasaki Steel Corp Operation of plasma melting furnace
US5773355A (en) * 1994-04-08 1998-06-30 Canon Kabushiki Kaisha Method for manufacturing semiconductor substrate
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer

Also Published As

Publication number Publication date
JP2596605B2 (en) 1997-04-02

Similar Documents

Publication Publication Date Title
JP2806277B2 (en) Semiconductor device and manufacturing method thereof
US7229898B2 (en) Methods for fabricating a germanium on insulator wafer
JP3112126B2 (en) Semiconductor article manufacturing method
JP3037934B2 (en) Improved smart cut process for the production of semiconductor material thin films
JPH0834174B2 (en) Method for manufacturing semiconductor device
JPH03132055A (en) Semiconductor substrate and its manufacture
US5897362A (en) Bonding silicon wafers
JPH0799239A (en) Semiconductor device and method of manufacturing semiconductor device
JPH0249466A (en) Manufacture of soi substrate
JPH0964319A (en) SOI substrate and manufacturing method thereof
JP2721265B2 (en) Semiconductor substrate manufacturing method
JP2766417B2 (en) Manufacturing method of bonded dielectric separation wafer
JPH04206757A (en) Manufacture of semiconductor substrate
JPH10189405A (en) Fabrication method of direct bonding silicon substrate
CN114496733B (en) High-resistivity composite substrate, preparation method and electronic component
JPH056883A (en) Method for manufacturing semiconductor substrate
JP3465765B2 (en) Method for manufacturing semiconductor substrate for IGBT
JPH02228061A (en) Manufacture of soi substrate
JP2779954B2 (en) Semiconductor substrate manufacturing method
JP3165735B2 (en) Semiconductor substrate manufacturing method
JPH029148A (en) Manufacture of substrates for integrated circuits
JPH07235591A (en) Manufacture of semiconductor device
JPH08148659A (en) Method for manufacturing SOI substrate
JPH10335254A (en) Semiconductor substrate manufacturing method
JPH03270209A (en) Production of directly bonding silicon substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

EXPY Cancellation because of completion of term