JPH025011B2 - - Google Patents
Info
- Publication number
- JPH025011B2 JPH025011B2 JP55030441A JP3044180A JPH025011B2 JP H025011 B2 JPH025011 B2 JP H025011B2 JP 55030441 A JP55030441 A JP 55030441A JP 3044180 A JP3044180 A JP 3044180A JP H025011 B2 JPH025011 B2 JP H025011B2
- Authority
- JP
- Japan
- Prior art keywords
- target
- targets
- output signal
- mask
- microcircuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
- H10P72/57—Mask-wafer alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Image Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、マイクロ回路の製造工程全般、特に
基板の後工程処理を行うため、レジストを露光す
る目的をもつて、レジストを塗布した基板面に、
マスク上に表現された像を投射する装置において
用いられる、ターゲツト（自動位置合せないし整
列のための目標マーク）を検出して位置合せする
ための装置（マスク自動アラインメントシステ
ム）に関するものである。
基板の後工程処理を行うため、レジストを露光す
る目的をもつて、レジストを塗布した基板面に、
マスク上に表現された像を投射する装置において
用いられる、ターゲツト（自動位置合せないし整
列のための目標マーク）を検出して位置合せする
ための装置（マスク自動アラインメントシステ
ム）に関するものである。
マイクロ回路の製造における、一連の一般的処
理としては、半導体基板上に酸化膜を生じさせ、
フオトレジストと共に酸化膜をコーテイングし、
次にマスクを通してフオトレジストを照射して、
フオトレジスト上の選択された部分に露光が行な
われる。露光後、フオトレジストは現像され、レ
ジストの種類によつて露光部分あるいは非露光部
分のいずれかに対応したパターンが出現する。残
留しているフオトレジストは、トランジスタおよ
び類似物を形成させるため、不純物を基板内に注
入し、ドーピングさせるため、酸化膜よりも下の
層を露出させる目的で、次に、例えばふつ化水素
酸中においてエツチングする際の、酸化層に対す
る保護被膜を形づける。一担これが行なわれる
と、製造工程は、さらに追加するパターンのため
の酸化膜形成、再度のレジスト塗布、レジストの
露光、現像、およびドーピングあるいは沈着を実
行するステツプを併せ行なう酸化膜エツチング、
を何度も繰り返す。
理としては、半導体基板上に酸化膜を生じさせ、
フオトレジストと共に酸化膜をコーテイングし、
次にマスクを通してフオトレジストを照射して、
フオトレジスト上の選択された部分に露光が行な
われる。露光後、フオトレジストは現像され、レ
ジストの種類によつて露光部分あるいは非露光部
分のいずれかに対応したパターンが出現する。残
留しているフオトレジストは、トランジスタおよ
び類似物を形成させるため、不純物を基板内に注
入し、ドーピングさせるため、酸化膜よりも下の
層を露出させる目的で、次に、例えばふつ化水素
酸中においてエツチングする際の、酸化層に対す
る保護被膜を形づける。一担これが行なわれる
と、製造工程は、さらに追加するパターンのため
の酸化膜形成、再度のレジスト塗布、レジストの
露光、現像、およびドーピングあるいは沈着を実
行するステツプを併せ行なう酸化膜エツチング、
を何度も繰り返す。
フオトレジストの露光は、それぞれの目的に従
つて前もつて準備された何枚かのマスクを用いて
実行される。個々のマスクは、連続する各ステツ
プに応じて、各々用いられる。マイクロ回路上の
固有の位置に表現される全てのものは、各ステツ
プ間において高度に整列、ないし位置合されてい
ることが必要である。
つて前もつて準備された何枚かのマスクを用いて
実行される。個々のマスクは、連続する各ステツ
プに応じて、各々用いられる。マイクロ回路上の
固有の位置に表現される全てのものは、各ステツ
プ間において高度に整列、ないし位置合されてい
ることが必要である。
標準的には、露光される基板はウエハ状に成型
され、その上面に多数の同等な回路チツプあるい
はマイクロ回路が構成されることとなる。同様
に、マスクには、回路チツプの各々に対応する、
多数の同等なパターンが含まれている。マスクは
マイクロ回路の各々に投影されるパターンにより
構成され、それらは、連続的にステツプアンドリ
ピート処理によつて形成される。
され、その上面に多数の同等な回路チツプあるい
はマイクロ回路が構成されることとなる。同様
に、マスクには、回路チツプの各々に対応する、
多数の同等なパターンが含まれている。マスクは
マイクロ回路の各々に投影されるパターンにより
構成され、それらは、連続的にステツプアンドリ
ピート処理によつて形成される。
この様に、同一のパターンはマスク上の縦横に
配列されるものである。
配列されるものである。
この様な手法を用いてウエハの露光を実施する
ために用いられる一つのシステムは、例えば米国
特許明細書第3975364、4011011、4006645号にお
いて詳しく記載されている。これら明細書中で開
示されたシステムは、光学系を通してマスクとウ
エハを扱者が監視することを要する手動整列ない
し位置合せ機構を用いたシステムである。このシ
ステムは、投影装置に同期した、微調アラインメ
ント装置ならびに粗調装置を有するものである。
整列ないし位置合わせのための素子が、米国特許
第4006645号明細書で開示されている。
ために用いられる一つのシステムは、例えば米国
特許明細書第3975364、4011011、4006645号にお
いて詳しく記載されている。これら明細書中で開
示されたシステムは、光学系を通してマスクとウ
エハを扱者が監視することを要する手動整列ない
し位置合せ機構を用いたシステムである。このシ
ステムは、投影装置に同期した、微調アラインメ
ント装置ならびに粗調装置を有するものである。
整列ないし位置合わせのための素子が、米国特許
第4006645号明細書で開示されている。
適正な整列ないし位置合わせには、少なくとも
ウエハの各サイド（側縁）にて各１つの、即ち少
なくとも２つのマークを合せる必要がある。これ
は、米国特許第4011011号明細書第４図に示され
る型式の目視装置によつて達成される。この装置
における視野は、ウエハおよびマスクから得られ
る２つのイメージ（像）を監視することができ
る。これは、整列のために、整列目標ないしター
ゲツトがマーク上にプリントされていることを必
要とする。
ウエハの各サイド（側縁）にて各１つの、即ち少
なくとも２つのマークを合せる必要がある。これ
は、米国特許第4011011号明細書第４図に示され
る型式の目視装置によつて達成される。この装置
における視野は、ウエハおよびマスクから得られ
る２つのイメージ（像）を監視することができ
る。これは、整列のために、整列目標ないしター
ゲツトがマーク上にプリントされていることを必
要とする。
ウエハ上に投影される最初のマスクは、整列合
わせすべき既定のパターンが存在しないため、整
列を必要としない。その後の自動整列のために
は、ウエハ上の少なくとも２つの位置にターゲツ
トをプリントすることが必要である。処理が完了
した後にも、これらのターゲツトは存続し、次の
マスクに関してウエハを正確に整列させるため
に、次の処理ステツプにおいて用いられる。
わせすべき既定のパターンが存在しないため、整
列を必要としない。その後の自動整列のために
は、ウエハ上の少なくとも２つの位置にターゲツ
トをプリントすることが必要である。処理が完了
した後にも、これらのターゲツトは存続し、次の
マスクに関してウエハを正確に整列させるため
に、次の処理ステツプにおいて用いられる。
整列が手動で行なわれる時には、このターゲツ
トの性質は特にクリテイカルなものではないが、
自動的にこの整列を行なう場合には、問題が発生
する。
トの性質は特にクリテイカルなものではないが、
自動的にこの整列を行なう場合には、問題が発生
する。
自動整列においては、一般に大きなターゲツト
を作ることが通例であり、ターゲツトは２つ、あ
るいはそれ以上のマイクロ回路の広さを占有して
しまう。このためには、マスクを作るためのステ
ツプアンドリピート処理中、マイクロ回路パター
ンが大きな整列ターゲツト形状（位置合せマー
ク）を含むように少なくとも２つの区域で中断さ
れることが必要である。回路と、整列パターンの
相対位置関係が、マスク毎に変化することによ
り、整列ターゲツトの整列状態が、回路パターン
の整列違いをひき起こすことがある。さらにま
た、通常、マイクロ回路を生成すべき少なくとも
２つのスペースが、ターゲツトにより占有され
る。
を作ることが通例であり、ターゲツトは２つ、あ
るいはそれ以上のマイクロ回路の広さを占有して
しまう。このためには、マスクを作るためのステ
ツプアンドリピート処理中、マイクロ回路パター
ンが大きな整列ターゲツト形状（位置合せマー
ク）を含むように少なくとも２つの区域で中断さ
れることが必要である。回路と、整列パターンの
相対位置関係が、マスク毎に変化することによ
り、整列ターゲツトの整列状態が、回路パターン
の整列違いをひき起こすことがある。さらにま
た、通常、マイクロ回路を生成すべき少なくとも
２つのスペースが、ターゲツトにより占有され
る。
この様に、これらの不都合を防止する自動整列
システムの改善を行う必要性は、明白である。
システムの改善を行う必要性は、明白である。
本発明の概要
本発明は、この問題に解決を与えるためのもの
である。大略としては、本発明は小さなターゲツ
トを利用することで構成される。即ち本発明にお
けるターゲツトは、マイクロ回路チツプ上の通常
の回路パターンラインを妨害することなく、１つ
のマイクロ回路自体のチツプ上にプリントされる
ことが可能な大きさのものである。ターゲツトを
確実に検出するために、ターゲツトはチツプエツ
ジに対して例えば45゜を成す斜線ないし対角線の
みで構成される。処理の目的でマイクロ回路上に
作られるパターンラインは、通常水平か垂直であ
るため、この様なターゲツト通常のマイクロ回路
写真像と区別して認識される。ターゲツトは、そ
の最も単純な形状ではひし形を有する。整列は、
初めにマイクロ回路上に大型のひし形を表わして
おき、次のマスク上に含まれる小さなひし形を大
きなひし形が囲む様にセンタリングすることによ
り、実行される。新しいウエハターゲツトを露光
の都合にプリントすることが望ましい場合もあ
る。これは、酸化シリコンの新しい層がターゲツ
ト上に形成された際に起る位置決め精度（分解
能）のロスを防ぎ、また以前の整列に用いられて
残つているマスクターゲツトによつて引き起こさ
れる混乱をも防止する。さらに、ターゲツトはソ
リツドあるいは、中味のつまつたひし形よりは中
空ひし形が望ましい。なおその上、識別の容易さ
のためには、完全なひし形よりも、マスクターゲ
ツトおよびウエハターゲツトを構成するひし形は
欠落部を有していることが望ましい。この様なタ
ーゲツトの使用においては、種々の検出回路方式
が可能である。
である。大略としては、本発明は小さなターゲツ
トを利用することで構成される。即ち本発明にお
けるターゲツトは、マイクロ回路チツプ上の通常
の回路パターンラインを妨害することなく、１つ
のマイクロ回路自体のチツプ上にプリントされる
ことが可能な大きさのものである。ターゲツトを
確実に検出するために、ターゲツトはチツプエツ
ジに対して例えば45゜を成す斜線ないし対角線の
みで構成される。処理の目的でマイクロ回路上に
作られるパターンラインは、通常水平か垂直であ
るため、この様なターゲツト通常のマイクロ回路
写真像と区別して認識される。ターゲツトは、そ
の最も単純な形状ではひし形を有する。整列は、
初めにマイクロ回路上に大型のひし形を表わして
おき、次のマスク上に含まれる小さなひし形を大
きなひし形が囲む様にセンタリングすることによ
り、実行される。新しいウエハターゲツトを露光
の都合にプリントすることが望ましい場合もあ
る。これは、酸化シリコンの新しい層がターゲツ
ト上に形成された際に起る位置決め精度（分解
能）のロスを防ぎ、また以前の整列に用いられて
残つているマスクターゲツトによつて引き起こさ
れる混乱をも防止する。さらに、ターゲツトはソ
リツドあるいは、中味のつまつたひし形よりは中
空ひし形が望ましい。なおその上、識別の容易さ
のためには、完全なひし形よりも、マスクターゲ
ツトおよびウエハターゲツトを構成するひし形は
欠落部を有していることが望ましい。この様なタ
ーゲツトの使用においては、種々の検出回路方式
が可能である。
ターゲツトは、ウエハの２つの位置に存在しさ
えすればよいが、ステツプアンドリピートカメラ
において、イメージの変更をさせないようにする
ためにはターゲツトは各チツプ上に存在すること
が、望ましい。仮に使用されないとしても、ター
ゲツトがそこに存在することは、何の不都合とも
ならない。
えすればよいが、ステツプアンドリピートカメラ
において、イメージの変更をさせないようにする
ためにはターゲツトは各チツプ上に存在すること
が、望ましい。仮に使用されないとしても、ター
ゲツトがそこに存在することは、何の不都合とも
ならない。
本発明の実施例によればターゲツトは、チツプ
内のいずれかに存在するよりは、ウエハのチツプ
間領域ないしチツプ区画領域に存在させる方が有
利である。通常この様な部分はマスクされてしま
い、そこにターゲツトが含まれていても全く支障
がない。この様なことは、本発明の小型ターゲツ
トを用いることによつてのみ、可能となる。
内のいずれかに存在するよりは、ウエハのチツプ
間領域ないしチツプ区画領域に存在させる方が有
利である。通常この様な部分はマスクされてしま
い、そこにターゲツトが含まれていても全く支障
がない。この様なことは、本発明の小型ターゲツ
トを用いることによつてのみ、可能となる。
ターゲツトの存在を検出するための本発明の装
置は、特許請求の範囲第１項および第４項記載の
構成により得られる。整列駆動部は、前記の米国
特許第4006645号で説明されている。
置は、特許請求の範囲第１項および第４項記載の
構成により得られる。整列駆動部は、前記の米国
特許第4006645号で説明されている。
対角線に関係しないデータをふるい落すために
用いられるデイジタル前置処理回路もまた、明ら
かにされる。
用いられるデイジタル前置処理回路もまた、明ら
かにされる。
次に実施例を用いて本発明を詳細に説明する。
前に指摘した様に、本発明における本質的な特色
は、小型ターゲツトを用いること、およびひし形
形状をしたターゲツトを用いること、である。
前に指摘した様に、本発明における本質的な特色
は、小型ターゲツトを用いること、およびひし形
形状をしたターゲツトを用いること、である。
この特色は、小型および大型ターゲツトに接近
して拡大比較した第１図によつて、よく表わされ
ている。ウエハ１１は、多数の四角形に分割され
て示され、その各四角形はマイクロ回路を表わし
ている。前述の様に、ウエハ上の少なくとも２個
所には、ターゲツトが必要である。このため、ウ
エハ１１の両サイドに、一般的なターゲツトアレ
イ１３を示している。ウエハの左側のターゲツト
アレイ１３は、拡大されて示されている。ターゲ
ツト１５を含む四角形ブロツクから成り、また
各々のアレイは、ウエハ上の１つの集積回路に置
換されることに着目すべきである。
して拡大比較した第１図によつて、よく表わされ
ている。ウエハ１１は、多数の四角形に分割され
て示され、その各四角形はマイクロ回路を表わし
ている。前述の様に、ウエハ上の少なくとも２個
所には、ターゲツトが必要である。このため、ウ
エハ１１の両サイドに、一般的なターゲツトアレ
イ１３を示している。ウエハの左側のターゲツト
アレイ１３は、拡大されて示されている。ターゲ
ツト１５を含む四角形ブロツクから成り、また
各々のアレイは、ウエハ上の１つの集積回路に置
換されることに着目すべきである。
本発明においては、小型ターゲツトが用いられ
る。この様な小型ターゲツトは、回路の拡大図１
７において示される。ウエハ１１の遥かに小さな
区域１７は、４つのマイクロ回路部分をとりま
き、含む様に関係することに、着目すべきであ
る。
る。この様な小型ターゲツトは、回路の拡大図１
７において示される。ウエハ１１の遥かに小さな
区域１７は、４つのマイクロ回路部分をとりま
き、含む様に関係することに、着目すべきであ
る。
マイクロ回路上に見えるものは、通常、５ミリ
平方程度の標準配線用パツド１９である。使用さ
れていない整列ターゲツト２１および以前用いら
れた整列ターゲツト２３が示されている。整列タ
ーゲツトは、ウエハ上の各区画あるいは各マイク
ロ回路の上にプリントされている。この様に、タ
ーゲツトは、ウエハ上の他のコンポーネントの間
に存在し、集積回路と置換される程度の広さを必
要としないため、生産効率ないし収率がより大で
ある。
平方程度の標準配線用パツド１９である。使用さ
れていない整列ターゲツト２１および以前用いら
れた整列ターゲツト２３が示されている。整列タ
ーゲツトは、ウエハ上の各区画あるいは各マイク
ロ回路の上にプリントされている。この様に、タ
ーゲツトは、ウエハ上の他のコンポーネントの間
に存在し、集積回路と置換される程度の広さを必
要としないため、生産効率ないし収率がより大で
ある。
第２図は、本発明による整列ターゲツトの第一
の実施例を示す。処理されるべき回路パターンが
ウエハ上に各マイクロ回路としてプリントされる
都度、整列ターゲツト２７もまたプリントされ
る。引き続く次のマスク上には、ターゲツト２７
と同様なひし形形状で、より小型の整列ターゲツ
ト２８が、２７に対応した位置に設けられてい
る。２つのターゲツトが完全に整列されると、そ
れらは全体として３０に示される様な相対位置関
係となる。もちろんマスクは小型ターゲツト２８
を付加的に含むほかに、他の１つのあるいはもつ
と多くの場所に処理過程の次のステツプに使用で
きるターゲツト２７を有している。
の実施例を示す。処理されるべき回路パターンが
ウエハ上に各マイクロ回路としてプリントされる
都度、整列ターゲツト２７もまたプリントされ
る。引き続く次のマスク上には、ターゲツト２７
と同様なひし形形状で、より小型の整列ターゲツ
ト２８が、２７に対応した位置に設けられてい
る。２つのターゲツトが完全に整列されると、そ
れらは全体として３０に示される様な相対位置関
係となる。もちろんマスクは小型ターゲツト２８
を付加的に含むほかに、他の１つのあるいはもつ
と多くの場所に処理過程の次のステツプに使用で
きるターゲツト２７を有している。
第２図に示す閉じられた構造のひし形形状も用
いるよりも、第３図に示すターゲツトを用いるこ
ともできる。これらのターゲツトにおいては、ひ
し形２７は、ひし形の外形を持ち、その角をとり
除いた形状のターゲツトによつて、代替される。
この様に、ひし形の各側縁には、セグメント３１
が存在するのみである。同様に、小型ひし形もセ
グメント３３で置換され、このため、整列が行な
われた時の最終的ターゲツト３４は、図に示され
ている通りとなる。ターゲツトセグメント３１お
よび３３の寸法は、イメージシステムの分解能
や、監視システムの視野などによつて適宜変更さ
れ得るのであり、標準的なものは、第３図上に示
される。第２図および第３図に示すターゲツト
は、有利な中空形状であるが、これらは中実形状
でも使用できる。
いるよりも、第３図に示すターゲツトを用いるこ
ともできる。これらのターゲツトにおいては、ひ
し形２７は、ひし形の外形を持ち、その角をとり
除いた形状のターゲツトによつて、代替される。
この様に、ひし形の各側縁には、セグメント３１
が存在するのみである。同様に、小型ひし形もセ
グメント３３で置換され、このため、整列が行な
われた時の最終的ターゲツト３４は、図に示され
ている通りとなる。ターゲツトセグメント３１お
よび３３の寸法は、イメージシステムの分解能
や、監視システムの視野などによつて適宜変更さ
れ得るのであり、標準的なものは、第３図上に示
される。第２図および第３図に示すターゲツト
は、有利な中空形状であるが、これらは中実形状
でも使用できる。
第４図は、ターゲツトの２つの形状を示す。既
述のようにこの様な形状の使用によつて自動整列
が可能となる。本発明ではこの様な整列のための
ターゲツトを使用するのである。さらにまた本発
明は、自動整列を実行するためにこれらターゲツ
トを使用する方法を実施する装置に関する。次に
これらを説明する。
述のようにこの様な形状の使用によつて自動整列
が可能となる。本発明ではこの様な整列のための
ターゲツトを使用するのである。さらにまた本発
明は、自動整列を実行するためにこれらターゲツ
トを使用する方法を実施する装置に関する。次に
これらを説明する。
第５図は、本発明によるシステムの基本的ブロ
ツクダイアグラムを示す。一般的に、ウエハは取
付台４１上に設置れている。前記米国特許明細書
に記載のような光学システムを通して、ウエハ４
１およびマスク４３は、両方ともに監視されてい
る。テレビジヨンカメラは、暗視野照明を用いた
分割視野光学システムを通してマスクおよびウエ
ハの２つの部分を監視するため取付けられてい
る。暗視野照明の下でターゲツトを見ると、IC
構造固有の描写図形とともに、暗い背景の中にエ
ツジが明るいイメージとして、浮かび上る。この
形式の照明は、ビデオ信号の信号対雑音比（Ｓ／
Ｎ比）を向上させるためのビデオインテグレーシ
ヨンとして知られる技術を用いて能率的に行うこ
とができる。ビデオインテグレーシヨンは、ビジ
コンにおいて読み出し用の電子ビームを必要なフ
レーム数だけブランキングし、光電陰極で形成さ
れるテレビ像の電荷あるいは導電性を時間と共に
積み重ねることによつて、ビジコンターゲツトが
サンプルすることが初めて可能にされた時、ビデ
オ信号を増大させる結果となつて、実行される。
ツクダイアグラムを示す。一般的に、ウエハは取
付台４１上に設置れている。前記米国特許明細書
に記載のような光学システムを通して、ウエハ４
１およびマスク４３は、両方ともに監視されてい
る。テレビジヨンカメラは、暗視野照明を用いた
分割視野光学システムを通してマスクおよびウエ
ハの２つの部分を監視するため取付けられてい
る。暗視野照明の下でターゲツトを見ると、IC
構造固有の描写図形とともに、暗い背景の中にエ
ツジが明るいイメージとして、浮かび上る。この
形式の照明は、ビデオ信号の信号対雑音比（Ｓ／
Ｎ比）を向上させるためのビデオインテグレーシ
ヨンとして知られる技術を用いて能率的に行うこ
とができる。ビデオインテグレーシヨンは、ビジ
コンにおいて読み出し用の電子ビームを必要なフ
レーム数だけブランキングし、光電陰極で形成さ
れるテレビ像の電荷あるいは導電性を時間と共に
積み重ねることによつて、ビジコンターゲツトが
サンプルすることが初めて可能にされた時、ビデ
オ信号を増大させる結果となつて、実行される。
機構位置の初期化は、ウエハ移送メカニズムが
マスクとウエハを全体的に整列状態に持ち込むこ
とによつて行なわれる。
マスクとウエハを全体的に整列状態に持ち込むこ
とによつて行なわれる。
テレビジヨンカメラは、その視野の中でマスク
およびウエハの各部分を走査し、１フレームの
間、そのビデオ出力をラインポジシヨン検出器４
７に出力する。
およびウエハの各部分を走査し、１フレームの
間、そのビデオ出力をラインポジシヨン検出器４
７に出力する。
検出器は、整列ターゲツトを形成するラインの
存在を検知する。この方法は後に詳説する。
存在を検知する。この方法は後に詳説する。
検知されたそれらのポジシヨン情報は、メモリ
バツフア４９でデイジタル化され、一時的に記憶
された後、マイクロコンピユータメモリに送られ
る。デイジタル化された情報は、マスクターゲツ
トがウエハターゲツトと整列合わせされているか
否かの判断を行うため、マイクロコンピユータ５
１において演算されるのに用いられる。整列不合
（ミスアラインメント）の程度に応じて、出力が
整列モータ駆動部５３に与えられ、上記米国特許
第400645号明細書に述べられている方法によつて
ウエハ台が移動される。
バツフア４９でデイジタル化され、一時的に記憶
された後、マイクロコンピユータメモリに送られ
る。デイジタル化された情報は、マスクターゲツ
トがウエハターゲツトと整列合わせされているか
否かの判断を行うため、マイクロコンピユータ５
１において演算されるのに用いられる。整列不合
（ミスアラインメント）の程度に応じて、出力が
整列モータ駆動部５３に与えられ、上記米国特許
第400645号明細書に述べられている方法によつて
ウエハ台が移動される。
ラインポジシヨン検出器４７は、テレビカメラ
が水平に走査するに従い、ターゲツトの斜めの線
のエツジの検出のみならず、垂直線の検出をも行
う。
が水平に走査するに従い、ターゲツトの斜めの線
のエツジの検出のみならず、垂直線の検出をも行
う。
ラインポジシヨン検出器の動作原理は、第６図
に示される。暗視野照明によつて照明された標準
的中空ターゲツトライン５６からのビデオ信号５
５は、第６図のとして示される５９の形の電圧
時間特性を有する。検出は次の様にして行なわれ
る。
に示される。暗視野照明によつて照明された標準
的中空ターゲツトライン５６からのビデオ信号５
５は、第６図のとして示される５９の形の電圧
時間特性を有する。検出は次の様にして行なわれ
る。
１ 時間ΔTだけＶ１を遅らせた、第２信号Ｖ２
をＶ１より得る。
をＶ１より得る。
２ Ｖ２がＶ１を越える時の、クロスオーバーポ
イント６１を用いてエツジデテクシヨン信号
（（Vout）を発生させる。この信号はメモリ内
に蓄積されているカウンタの内容を変更させ
る。
イント６１を用いてエツジデテクシヨン信号
（（Vout）を発生させる。この信号はメモリ内
に蓄積されているカウンタの内容を変更させ
る。
３ 出力信号（Vout）は、信号Ｖ２がスレツシ
ヨールド電圧VT（即ち雑音レベル）より高い範
囲にある間だけ、継続される。
ヨールド電圧VT（即ち雑音レベル）より高い範
囲にある間だけ、継続される。
エツジデテクシヨン信号Voutの立上がりエツ
ジを表わすパルス６３は、波形の中心が出現して
後、一定の遅れをもつて発生される。この一定量
の遅れは、トータルの遅延時間ΔTの半分に等し
い。遅延時間ΔTの最適の値は、ターゲツトのラ
イン巾の差異によつて変化するが、ラインサイズ
やエツジ形状による小さい変化は固定した遅延時
間で容易に適応させることが可能である。第７図
は、ラインポジシヨン検出器の回路を示す。
ジを表わすパルス６３は、波形の中心が出現して
後、一定の遅れをもつて発生される。この一定量
の遅れは、トータルの遅延時間ΔTの半分に等し
い。遅延時間ΔTの最適の値は、ターゲツトのラ
イン巾の差異によつて変化するが、ラインサイズ
やエツジ形状による小さい変化は固定した遅延時
間で容易に適応させることが可能である。第７図
は、ラインポジシヨン検出器の回路を示す。
第１０図は、エツジデテクシヨン信号Voutを、
エツジの水平位置に対応した数値に変換する方法
を示したものである。変換された数値は、マイク
ロコンピユータのメモリに蓄積される。ラインあ
るいはエツジの水平位置のデイジタル化は各水平
走査線の始めにてカウンタをスタートさせ、10M
Hzの速度でカウントをインクリメントしていくこ
とによつて、実行される。エツジが検出される
と、検出された時のカウンタ値に対応した８ビツ
ト語としてエツジ位置がマイクロコンピユータメ
モリに蓄積される。10MHzのカウンタ速度によつ
て、各水平走査線を、各々256の可能ライン位置
持つ２つの占有区画に分割することが可能であ
る。各ラインはコンピユータメモリの16ワードを
有し、15のエツジ位置に対して取つて置かれてい
るものである。またゼロであるワードは有効デー
タの完了を示している。もし、１つが各占有区画
で170走査線を使えば、各区画で計16×170で2720
ワードのゼロがメモリされることが必要となる。
エツジの水平位置に対応した数値に変換する方法
を示したものである。変換された数値は、マイク
ロコンピユータのメモリに蓄積される。ラインあ
るいはエツジの水平位置のデイジタル化は各水平
走査線の始めにてカウンタをスタートさせ、10M
Hzの速度でカウントをインクリメントしていくこ
とによつて、実行される。エツジが検出される
と、検出された時のカウンタ値に対応した８ビツ
ト語としてエツジ位置がマイクロコンピユータメ
モリに蓄積される。10MHzのカウンタ速度によつ
て、各水平走査線を、各々256の可能ライン位置
持つ２つの占有区画に分割することが可能であ
る。各ラインはコンピユータメモリの16ワードを
有し、15のエツジ位置に対して取つて置かれてい
るものである。またゼロであるワードは有効デー
タの完了を示している。もし、１つが各占有区画
で170走査線を使えば、各区画で計16×170で2720
ワードのゼロがメモリされることが必要となる。
デイジタル化の終りにおいて、各エツジポジシ
ヨンは、マイクロコンピユータに接続されたメモ
リに蓄積される。メモリの中のワードが表わす大
きさは、水平位置に対応した値を表わし、メモリ
ロケーシヨンは垂直位置を表わす。
ヨンは、マイクロコンピユータに接続されたメモ
リに蓄積される。メモリの中のワードが表わす大
きさは、水平位置に対応した値を表わし、メモリ
ロケーシヨンは垂直位置を表わす。
ここで、ターゲツトを認識し、ターゲツトを整
列させるためのウエハ台を移動する場所決めを行
うために必要なマイクロプロセツサにもちいられ
るコンピユータプログラムを説明する。
列させるためのウエハ台を移動する場所決めを行
うために必要なマイクロプロセツサにもちいられ
るコンピユータプログラムを説明する。
基本的に、コンピユータプログラムは下記につ
いて実行する。
いて実行する。
１ メモリ中の未処理データをサーチし、対角線
を探し出す。全べての対角線は３つのあるいは
それ以上の連結したポイントを有するものがリ
ストされている。
を探し出す。全べての対角線は３つのあるいは
それ以上の連結したポイントを有するものがリ
ストされている。
２ 各対角線の終端値とｙ軸切片値（インターセ
プト）を計算する。
プト）を計算する。
３ 近傍の類似スロープ対角線を結合する。この
様にして終端値とｙ切片値が作られる。
様にして終端値とｙ切片値が作られる。
４ 既知マスクターゲツトサイズを用いて、マス
クターゲツトに関するｙ切片空間を推定する。
マスク空間に対応した類似スロープ線の対から
のｙ軸切片値がリストされ、各対に関する中点
が計算される。もし、各スロープに関して１つ
以上のライン対が発見されたら、データポイン
トの最大数を有するラインを用いる。
クターゲツトに関するｙ切片空間を推定する。
マスク空間に対応した類似スロープ線の対から
のｙ軸切片値がリストされ、各対に関する中点
が計算される。もし、各スロープに関して１つ
以上のライン対が発見されたら、データポイン
トの最大数を有するラインを用いる。
５ 向い合う斜めの線の中点から、マスクターゲ
ツトの中心を計算する。
ツトの中心を計算する。
６ ウエハターゲツトの中心を得るために、同様
の処理を行い、マスクターゲツトと、ウエハタ
ーゲツトの離隔度を演算する。
の処理を行い、マスクターゲツトと、ウエハタ
ーゲツトの離隔度を演算する。
７ 監視システムの分割された視野の他面からの
情報を用いて、同様の処理によりマスクおよび
ウエハターゲツトの離隔度を求める。
情報を用いて、同様の処理によりマスクおよび
ウエハターゲツトの離隔度を求める。
８ ２つの監視地点からの離隔情報を用いて、最
大整列誤差を計算する。
大整列誤差を計算する。
９ 誤差が前もつて決められている限度、例えば
1.0μｍを超えているならば、ウエハ台を、整列
ちがいが訂正されるように駆動し、メモリに訂
正状態を入力し、整列誤差を計算するという処
理をくり返す。もし、誤差が限度内であれば、
その位置における露光が可能にされる。
1.0μｍを超えているならば、ウエハ台を、整列
ちがいが訂正されるように駆動し、メモリに訂
正状態を入力し、整列誤差を計算するという処
理をくり返す。もし、誤差が限度内であれば、
その位置における露光が可能にされる。
コンピユータメモリに蓄積する容量の縮小が望
まれるのであれば、メモリに蓄積する以前エツジ
ポジシヨンデータの一層の処理をしておくことは
可能である。
まれるのであれば、メモリに蓄積する以前エツジ
ポジシヨンデータの一層の処理をしておくことは
可能である。
第８図はその１例を図示している。
この回路においては、複数の256ビツトシフト
レジスタ１０１が準備され、第１シフトレジスタ
の出力が第２シフトレジスタの第１シフトレジス
タの入力となり、以下同様に接続されている。各
シフトレジスタは、ラインデータの１つを記憶で
きる。
レジスタ１０１が準備され、第１シフトレジスタ
の出力が第２シフトレジスタの第１シフトレジス
タの入力となり、以下同様に接続されている。各
シフトレジスタは、ラインデータの１つを記憶で
きる。
出力は、第１シフトレジスタの第１ステージ、
第２シフトレジスタの第２ステージ、および第３
シフトレジスタの第３ステージから得られ、アン
ドゲート１０３に接続されている。
第２シフトレジスタの第２ステージ、および第３
シフトレジスタの第３ステージから得られ、アン
ドゲート１０３に接続されている。
クロツクからの10MHzは、シフトレジスタのシ
フト指令として加えられている。入力データはラ
インポジシヨン検出器４７の出力Voutである。
このデータは、サンプルされ、レジスタに加えら
れ、また連続的にシフトされている。各シフトレ
ジスタ１０１は、デイジタル形式で１つのライン
のデータを含む。「１」はラインのエツジの細線
を表わし、「０」はエツジの細線が無い部分を表
わす。もし斜めの線即ちターゲツトがあると、
「１」で表わされる斜めの線は、図に示す様に表
われる。
フト指令として加えられている。入力データはラ
インポジシヨン検出器４７の出力Voutである。
このデータは、サンプルされ、レジスタに加えら
れ、また連続的にシフトされている。各シフトレ
ジスタ１０１は、デイジタル形式で１つのライン
のデータを含む。「１」はラインのエツジの細線
を表わし、「０」はエツジの細線が無い部分を表
わす。もし斜めの線即ちターゲツトがあると、
「１」で表わされる斜めの線は、図に示す様に表
われる。
これが起つた場合、通常な整列ターゲツト図形
にしか見られない斜めの線が検出され、アンドゲ
ート１０３の出力は、メモリに蓄積される。
にしか見られない斜めの線が検出され、アンドゲ
ート１０３の出力は、メモリに蓄積される。
言葉を換えると、斜めの線によると認識される
「１」の水平ロケーシヨンに対応する値がメモリ
に蓄積されると、ということである。アンドゲー
ト入力の、わずかに変化した配列が、対向するラ
インあるいはエツジの検出に要求されるのであ
る。
「１」の水平ロケーシヨンに対応する値がメモリ
に蓄積されると、ということである。アンドゲー
ト入力の、わずかに変化した配列が、対向するラ
インあるいはエツジの検出に要求されるのであ
る。
水平方向のデイジタル化速度とテレビカメラで
読み出されるライン間の垂直スペースは、テレビ
で読み画面上において、同じ距離に相応していな
いとすれば、上記の回路に多少の変更が必要とな
る。１つの例は、単に、単一のスロープを有する
斜めの線を、２つの隣接する水平走査線の交点を
デイジタル化速度の総数に相応させる様に、選定
することである。（垂直と水平デイジタル化比を
等しくする。） これは、デイジタル化増分の半量のデイジタル
化誤差を生ずる結果となる。（増分が１ミクロン
なら、増加の中央で正しくとも、端においては誤
差は増分の半量である。）デイジタル化誤差は、
ターゲツトのラインスロープと、読取りデイジタ
ル化回路を、テレビの隣接する水平走査線間のデ
イジタル化スペースの総数に関りない回路とする
ことによつて、減少させることができる。
読み出されるライン間の垂直スペースは、テレビ
で読み画面上において、同じ距離に相応していな
いとすれば、上記の回路に多少の変更が必要とな
る。１つの例は、単に、単一のスロープを有する
斜めの線を、２つの隣接する水平走査線の交点を
デイジタル化速度の総数に相応させる様に、選定
することである。（垂直と水平デイジタル化比を
等しくする。） これは、デイジタル化増分の半量のデイジタル
化誤差を生ずる結果となる。（増分が１ミクロン
なら、増加の中央で正しくとも、端においては誤
差は増分の半量である。）デイジタル化誤差は、
ターゲツトのラインスロープと、読取りデイジタ
ル化回路を、テレビの隣接する水平走査線間のデ
イジタル化スペースの総数に関りない回路とする
ことによつて、減少させることができる。
例えば、水平走査線間のスペースが1.5ミクロ
ン、各走査線のデイジタル化速度が1.0ミクロン
のデイジタル化方式（1.5：１の垂直対水平のデ
イジタル化比を持つ方式）において、45゜のター
ゲツトラインが使われるとすれば、デイジタル化
による最大の誤差は、隣接線間で0.25ミクロン平
均である。この方式を用いて、相関器は交互のラ
インにおいて、２つのエツジ入力を可能としたゲ
ートを有するものとなる。これが第９図に示され
る。
ン、各走査線のデイジタル化速度が1.0ミクロン
のデイジタル化方式（1.5：１の垂直対水平のデ
イジタル化比を持つ方式）において、45゜のター
ゲツトラインが使われるとすれば、デイジタル化
による最大の誤差は、隣接線間で0.25ミクロン平
均である。この方式を用いて、相関器は交互のラ
インにおいて、２つのエツジ入力を可能としたゲ
ートを有するものとなる。これが第９図に示され
る。
デイジタル化器およびメモリバツフアの回路が
第１０図に示される。垂直および水平の同期パル
スは、テレビカメラで発生され、メモリアドレス
ロジツクによつて、テレビ信号が読み出されてい
る時に、２つの区画のうち、いずれが含まれてい
るかを判断するのに用いられる。標準的には、２
つの区画は各々、分割された視野の１つか、ある
いは互いに半々の大きさの長方形である。テレビ
カメラが１つの区画のエツジを横切るビームを読
み出すとエツジポジシヨンカウンタ１０５はクロ
ツク１０６によつて10MHzで増分（インクレメン
ト）動作されまたエツジカウンタ１０７は、動作
可能状態とされる。ターゲツトエツジの存在を表
わす信号は、ポジシヨンカウンタ１０５の内容を
ラツチ１０８に保持させ、エツジカウンタ１０７
を増分（インクレメント）動作させる。エツジカ
ウンタ１０７の中の数値が16より少なければ、メ
モリアドレスロジツク１０９は、ラツチ１０８の
中の数値を、水平走査線番号にエツジカウンタ数
値を加えた値をアドレスとして、コンピユータメ
モリ１１０に蓄積する。アドレスはこの様にして
16度オフセツトされる。もし、コンピユータメモ
リが十分に高速であれば、ラインエツジポジシヨ
ンは、速いバツフアメモリを使わずに直接蓄積さ
れることが可能である。
第１０図に示される。垂直および水平の同期パル
スは、テレビカメラで発生され、メモリアドレス
ロジツクによつて、テレビ信号が読み出されてい
る時に、２つの区画のうち、いずれが含まれてい
るかを判断するのに用いられる。標準的には、２
つの区画は各々、分割された視野の１つか、ある
いは互いに半々の大きさの長方形である。テレビ
カメラが１つの区画のエツジを横切るビームを読
み出すとエツジポジシヨンカウンタ１０５はクロ
ツク１０６によつて10MHzで増分（インクレメン
ト）動作されまたエツジカウンタ１０７は、動作
可能状態とされる。ターゲツトエツジの存在を表
わす信号は、ポジシヨンカウンタ１０５の内容を
ラツチ１０８に保持させ、エツジカウンタ１０７
を増分（インクレメント）動作させる。エツジカ
ウンタ１０７の中の数値が16より少なければ、メ
モリアドレスロジツク１０９は、ラツチ１０８の
中の数値を、水平走査線番号にエツジカウンタ数
値を加えた値をアドレスとして、コンピユータメ
モリ１１０に蓄積する。アドレスはこの様にして
16度オフセツトされる。もし、コンピユータメモ
リが十分に高速であれば、ラインエツジポジシヨ
ンは、速いバツフアメモリを使わずに直接蓄積さ
れることが可能である。
第１図は、従来技術の大型ターゲツトと、本発
明の小型ターゲツトとを比較して示す略線図、第
２図は、整列ターゲツトの第１実施例の形状を示
す略線図、第３図は、ターゲツト形状の第２実施
例の形状図、第４図は、中空ターゲツト形状を示
す略線図、第５図は、第２図および第３図のパタ
ーンを検知するための装置の基本的なブロツクダ
イアグラム、第６図は、本発明に用いられる位置
検出の原理を図示したダイアグラム、第７図は、
ラインポジシヨンを検知するための回路のダイア
グラム、第８図は、デイジタルシフトレジスタを
用いた前置処理ユニツトのブロツクダイアグラ
ム、第９図は、垂直対水平のデイジタル化比率が
1.5：１であるターゲツトラインに用いられるデ
イジタル相関器の方式構成を示す略線図、第１０
図は、デイジタル化器およびメモリバツフアの方
式構成略図である。 １１……ウエハ、１３……通常上一般的なター
ゲツトアレイ、１５……ターゲツトアレイ１３に
含まれるターゲツト、１７……小型ターゲツトを
含む領域、１９……配線用パツド、２１……使用
されてないターゲツト、２３……使用されたター
ゲツト、２７，２８……整列ターゲツト、３１，
３３……ひし形側縁のセグメント、４１……ウエ
ハ台、４３……マスク、４５……テレビカメラ、
４７……ラインポジシヨン検出器、４９……メモ
リバツフア、５１……マイクロコンピユータ、５
３……モータ駆動部、５６……中空ターゲツトラ
イン、１０１……シフトレジスタ、１０３……ア
ンドゲート、１０５……エツジポジシヨンカウン
タ、１０６……クロツク、１０７……エツジカウ
ンタ、１０８……ラツチ、１０９……メモリアド
レスロジツク、１１０……バツフアメモリ。
明の小型ターゲツトとを比較して示す略線図、第
２図は、整列ターゲツトの第１実施例の形状を示
す略線図、第３図は、ターゲツト形状の第２実施
例の形状図、第４図は、中空ターゲツト形状を示
す略線図、第５図は、第２図および第３図のパタ
ーンを検知するための装置の基本的なブロツクダ
イアグラム、第６図は、本発明に用いられる位置
検出の原理を図示したダイアグラム、第７図は、
ラインポジシヨンを検知するための回路のダイア
グラム、第８図は、デイジタルシフトレジスタを
用いた前置処理ユニツトのブロツクダイアグラ
ム、第９図は、垂直対水平のデイジタル化比率が
1.5：１であるターゲツトラインに用いられるデ
イジタル相関器の方式構成を示す略線図、第１０
図は、デイジタル化器およびメモリバツフアの方
式構成略図である。 １１……ウエハ、１３……通常上一般的なター
ゲツトアレイ、１５……ターゲツトアレイ１３に
含まれるターゲツト、１７……小型ターゲツトを
含む領域、１９……配線用パツド、２１……使用
されてないターゲツト、２３……使用されたター
ゲツト、２７，２８……整列ターゲツト、３１，
３３……ひし形側縁のセグメント、４１……ウエ
ハ台、４３……マスク、４５……テレビカメラ、
４７……ラインポジシヨン検出器、４９……メモ
リバツフア、５１……マイクロコンピユータ、５
３……モータ駆動部、５６……中空ターゲツトラ
イン、１０１……シフトレジスタ、１０３……ア
ンドゲート、１０５……エツジポジシヨンカウン
タ、１０６……クロツク、１０７……エツジカウ
ンタ、１０８……ラツチ、１０９……メモリアド
レスロジツク、１１０……バツフアメモリ。
Claims (1)
- 【特許請求の範囲】 １ チツプエツジに対して斜めに配置された線の
みから構成される大きさの異なる第１および第２
のひし形形状のターゲツトを検出し、位置合せさ
せるための装置であつてその際前記第１ターゲツ
トはマイクロ回路上に設けられ、前記第２ターゲ
ツトはマイクロ回路上で露光されるべきマスク上
に設けられているものにおいて、 (a) マイクロ回路上の前記第１ターゲツトおよ
び、露光されるマスク上の前記第２ターゲツト
を監視するための光学系を備えたテレビジヨン
カメラと、 (b) 入力信号として前記カメラの出力信号Ｖ１を
受取り、前記出力信号Ｖ１を所定時間（ΔT）
だけ遅らせることによつて前記出力信号Ｖ１か
ら得られた第２信号Ｖ２が前記出力信号Ｖ１よ
り大きくなる時のクロスオーバーポイント６１
を用いて前記マイクロ回路および前記マスク上
の前記各ターゲツトの各斜めの線のエツジを検
出する装置と、 (c) 検出された各エツジの線位置を表わす座標を
蓄積する装置と、 (d)(1) 前記マイクロ回路チツプ上のラインに対し
て妨害することなく当該マイクロ回路チツプ
上にプリントできる程度の小さなサイズの第
１および第２のひし形形状のターゲツトを使
えるようにするための、蓄積された線位置座
標から、第１および第２のひし形形状ターゲ
ツトの各中心の２つの座標を計算し且つ (2) 前記第１および第２のターゲツトの各中心
座標間の差異を計算する、コンピユータ装置
と、 (e) 前記２つのターゲツトの中心を位置合せする
ための装置 とから成る、第１および第２のターゲツトを検出
して位置合せするための装置。 ２ ターゲツトエツジを検出し易くするための、
暗部照明を有する、特許請求の範囲第１項記載の
装置。 ３ 前記各斜めの線の検出のための装置は (a) テレビジヨンカメラのビデオ出力を入力とし
て受取るアナログ遅延ラインと、 (b) その反転入力側にテレビジヨンカメラの出力
が加わり、非反転入力側に遅延ライン出力が加
わる第１の差動増幅器とを有し、 (c) その非反転入力として遅延ライン出力を受取
り、反転入力側には標準用定電圧源が接続され
ている、第２の差動増幅器を有し、 (d) 前記２つの差動増幅器出力を論理積結合して
２つの入力が共に正の場合に正の出力電圧を与
える回路とを含む、特許請求の範囲第１項記載
の装置。 ４ チツプエツジに対して斜めに配置された直線
のみから構成される大きさの異なる第１および第
２のひし形形状のターゲツトを検出し、位置合せ
させるための装置であつてその際前記第１ターゲ
ツトはマイクロ回路上に設けられ、前記第２ター
ゲツトはマイクロ回路上で露光されるべきマスク
上に設けられているものにおいて、前記両ターゲ
ツトの中心の位置を検出し、位置合せさせるた
め、前記ウエハおよびマスクを複数のラインに沿
つて走査して前記第１および第２のターゲツトの
エツジを検出する度に出力信号を送出する第１の
装置と、 前記出力信号Ｖ１を所定時間（ΔT）だけ遅ら
せることによつて前記出力信号Ｖ１から得られた
第２信号Ｖ２が前記出力信号Ｖ１より大きくなる
時のクロスオーバーポイント６１を用いて、 該第１の装置に接続されていて前記走査された
各エツジの座標を表わすデイジタル出力信号Ｖ１
を送出する第２の装置とを備えており、 各走査されたエツジに対して各１つのシフトレ
ジスタが設けられており、該シフトレジスタは、
前記第１の装置に接続された第１の前記シフトレ
ジスタに直列接続されており、さらに、前記第１
のシフトレジスタの第１段と第２のシフトレジス
タの第２段と第３のシフトレジスタの第３段とに
接続された加算回路と、 前記デイジタル出力信号を各走査されたエツジ
の座標を示すロケーシヨンに記憶する記憶手段
と、 前記マイクロ回路チツプ上のラインに対して妨
害することなく当該マイクロ回路チツプ上にプリ
ントできる程度の小さなサイズの第１および第２
のひし形形状のターゲツトを使えるようにするた
めの、 前記第１および第２のターゲツトの各々に対し
て記憶されたｘ軸値およびｙ軸値を比較して前記
第１および第２のターゲツトの中心の相対的位置
を示す出力信号を送出する第３の装置と、 該第３の装置に接続されていて当該ウエハに対
して相対的に移動可能なマスクおよびウエハを、
前記第３の装置の出力信号が第１および第２のタ
ーゲツトの中心の一致を示すまで移動させるモー
タ装置とを備えている、 第１および第２のターゲツトを検出して位置合
せするための装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/019,964 US4353087A (en) | 1979-03-12 | 1979-03-12 | Automatic mask alignment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55133539A JPS55133539A (en) | 1980-10-17 |
| JPH025011B2 true JPH025011B2 (ja) | 1990-01-31 |
Family
ID=21796025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3044180A Granted JPS55133539A (en) | 1979-03-12 | 1980-03-12 | Mask or wafer having target and method and device for using same |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4353087A (ja) |
| JP (1) | JPS55133539A (ja) |
| CA (1) | CA1150418A (ja) |
| CH (1) | CH656743A5 (ja) |
| DE (1) | DE3006578A1 (ja) |
| GB (1) | GB2045523B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188404A (ja) * | 2008-02-01 | 2009-08-20 | Asml Netherlands Bv | アラインメントマーク及びこのようなアラインメントマークを備える基板の位置合わせ方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198851A (en) * | 1981-05-30 | 1982-12-06 | Nippon Kogaku Kk <Nikon> | Inspecting device for defect of pattern |
| DE3144849A1 (de) * | 1981-11-11 | 1983-05-19 | Siemens AG, 1000 Berlin und 8000 München | Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen |
| JPS58102774A (ja) * | 1981-12-14 | 1983-06-18 | Nec Corp | インクジエツト記録装置 |
| JPS5972134A (ja) * | 1982-10-18 | 1984-04-24 | Hitachi Ltd | パタ−ン検出装置 |
| US4794648A (en) * | 1982-10-25 | 1988-12-27 | Canon Kabushiki Kaisha | Mask aligner with a wafer position detecting device |
| US4549084A (en) * | 1982-12-21 | 1985-10-22 | The Perkin-Elmer Corporation | Alignment and focusing system for a scanning mask aligner |
| US4578590A (en) * | 1983-05-02 | 1986-03-25 | The Perkin-Elmer Corporation | Continuous alignment target pattern and signal processing |
| GB2146427B (en) * | 1983-08-01 | 1987-10-21 | Canon Kk | Semiconductor manufacture |
| DE3336901A1 (de) * | 1983-10-11 | 1985-04-18 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Maskenmarkierung und substratmarkierung fuer ein verfahren zum justieren einer eine maskenmarkierung enthaltenden photomaske auf einer substratmarkierung |
| EP0148477B1 (en) * | 1983-12-26 | 1991-09-04 | Hitachi, Ltd. | Exposure apparatus and method of aligning exposure mask with workpiece |
| US4557599A (en) * | 1984-03-06 | 1985-12-10 | General Signal Corporation | Calibration and alignment target plate |
| US4701050A (en) * | 1984-08-10 | 1987-10-20 | Hitachi, Ltd. | Semiconductor exposure apparatus and alignment method therefor |
| JPH0685387B2 (ja) * | 1986-02-14 | 1994-10-26 | 株式会社東芝 | 位置合わせ方法 |
| US4896206A (en) * | 1987-12-14 | 1990-01-23 | Electro Science Industries, Inc. | Video detection system |
| JP2660077B2 (ja) * | 1988-03-16 | 1997-10-08 | ジーイーシー ― マルコニ リミテッド | フリップチップ接着された装置用の副尺構造 |
| GB8806232D0 (en) * | 1988-03-16 | 1988-04-13 | Plessey Co Plc | Vernier structure for flip chip bonded devices |
| JPH05234845A (ja) * | 1991-05-08 | 1993-09-10 | Hitachi Ltd | 縮小投影露光装置 |
| US5696835A (en) * | 1994-01-21 | 1997-12-09 | Texas Instruments Incorporated | Apparatus and method for aligning and measuring misregistration |
| JPH07253311A (ja) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | パターン検査装置の較正方法、パターン検査方法、パターン位置決定方法、および半導体装置の製造方法 |
| US6292582B1 (en) | 1996-05-31 | 2001-09-18 | Lin Youling | Method and system for identifying defects in a semiconductor |
| US6205239B1 (en) | 1996-05-31 | 2001-03-20 | Texas Instruments Incorporated | System and method for circuit repair |
| US6246787B1 (en) | 1996-05-31 | 2001-06-12 | Texas Instruments Incorporated | System and method for knowledgebase generation and management |
| US6091846A (en) * | 1996-05-31 | 2000-07-18 | Texas Instruments Incorporated | Method and system for anomaly detection |
| US6011586A (en) * | 1996-12-04 | 2000-01-04 | Cognex Corporation | Low-profile image formation apparatus |
| US6330355B1 (en) * | 1999-04-01 | 2001-12-11 | Taiwan Semiconductor Manufacturing Company | Frame layout to monitor overlay performance of chip composed of multi-exposure images |
| US7359577B2 (en) * | 2004-07-13 | 2008-04-15 | Yan Wang | Differential method for layer-to-layer registration |
| US7650029B2 (en) * | 2004-11-23 | 2010-01-19 | Hewlett-Packard Development Company, L.P. | Multiple layer alignment sensing |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1816816A1 (de) * | 1967-12-28 | 1969-08-14 | Tokyo Shibaura Electric Co | Position- und Richtungsermittlungseinrichtung unter Verwendung von Kennzeichen oder Mustern |
| DE1919991C3 (de) * | 1969-04-19 | 1973-11-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur automatischen Aus richtung von zwei aufeinander einzu justierenden Objekten |
| US4070117A (en) * | 1972-06-12 | 1978-01-24 | Kasper Instruments, Inc. | Apparatus for the automatic alignment of two superimposed objects, e.g. a semiconductor wafer and mask |
| US3838274A (en) * | 1973-03-30 | 1974-09-24 | Western Electric Co | Electro-optical article positioning system |
| US3885877A (en) * | 1973-10-11 | 1975-05-27 | Ibm | Electro-optical fine alignment process |
| US3865483A (en) * | 1974-03-21 | 1975-02-11 | Ibm | Alignment illumination system |
| EP0005462B1 (de) * | 1978-05-22 | 1983-06-08 | Siemens Aktiengesellschaft | Verfahren zum Positionieren von zwei aufeinander einzujustierenden Objekten |
-
1979
- 1979-03-12 US US06/019,964 patent/US4353087A/en not_active Expired - Lifetime
-
1980
- 1980-02-08 CA CA000345271A patent/CA1150418A/en not_active Expired
- 1980-02-21 DE DE19803006578 patent/DE3006578A1/de active Granted
- 1980-02-29 CH CH1623/80A patent/CH656743A5/de not_active IP Right Cessation
- 1980-03-07 GB GB8007900A patent/GB2045523B/en not_active Expired
- 1980-03-12 JP JP3044180A patent/JPS55133539A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188404A (ja) * | 2008-02-01 | 2009-08-20 | Asml Netherlands Bv | アラインメントマーク及びこのようなアラインメントマークを備える基板の位置合わせ方法 |
| US8208121B2 (en) | 2008-02-01 | 2012-06-26 | Asml Netherlands B.V. | Alignment mark and a method of aligning a substrate comprising such an alignment mark |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3006578A1 (de) | 1980-09-25 |
| GB2045523B (en) | 1983-05-05 |
| US4353087A (en) | 1982-10-05 |
| CH656743A5 (de) | 1986-07-15 |
| DE3006578C2 (ja) | 1989-03-23 |
| JPS55133539A (en) | 1980-10-17 |
| GB2045523A (en) | 1980-10-29 |
| CA1150418A (en) | 1983-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH025011B2 (ja) | ||
| US4938600A (en) | Method and apparatus for measuring registration between layers of a semiconductor wafer | |
| KR890003145B1 (ko) | 반도체장치 제조용 마스크패턴 검사방법 | |
| US4783826A (en) | Pattern inspection system | |
| US4794648A (en) | Mask aligner with a wafer position detecting device | |
| US4688088A (en) | Position detecting device and method | |
| JPH01202607A (ja) | 反復微細パターンの差異検出方法 | |
| JPH07321012A (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| US4504148A (en) | System for detecting a signal for aligning two bodies and signal _processing method | |
| US4545684A (en) | Alignment mark detecting apparatus and method | |
| JP2003249640A (ja) | 固体撮像素子の製造方法 | |
| JPH0140489B2 (ja) | ||
| US20010012391A1 (en) | Pattern inspection method and apparatus | |
| JP2000047369A (ja) | 欠陥検査方法及びその装置 | |
| US7095885B1 (en) | Method for measuring registration of overlapping material layers of an integrated circuit | |
| CA1159579A (en) | Method for automatic mask alignment | |
| JPH03201454A (ja) | 半導体装置の位置合わせ方法 | |
| JPH05217843A (ja) | 縮小投影露光装置 | |
| JPH0160766B2 (ja) | ||
| CA1159578A (en) | Target for use in mask alignment | |
| JPS62149127A (ja) | 荷電ビ−ム露光装置 | |
| JPS6057929A (ja) | パターン欠陥検出装置 | |
| KR0139702B1 (ko) | 반도체장치 및 그 제조방법과 얼라인먼트방법 | |
| JPH05226460A (ja) | 画像処理による半導体チップ位置検出方法 | |
| JPH0582628A (ja) | オリフラ検出装置及び方法 |