JPH0250132A - アクテイブマトリクス液晶デイスプレイ - Google Patents
アクテイブマトリクス液晶デイスプレイInfo
- Publication number
- JPH0250132A JPH0250132A JP63199902A JP19990288A JPH0250132A JP H0250132 A JPH0250132 A JP H0250132A JP 63199902 A JP63199902 A JP 63199902A JP 19990288 A JP19990288 A JP 19990288A JP H0250132 A JPH0250132 A JP H0250132A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- drain
- matrix liquid
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアクティブマトリクス液晶ディスプレイに係１
、特に表示画像の高品質化２表示ライン数の増大等に好
適なアクティブマトリクス液晶ディスプレイに関する。
、特に表示画像の高品質化２表示ライン数の増大等に好
適なアクティブマトリクス液晶ディスプレイに関する。
従来、アクティブマトリクス液晶ディスプレイの構成は
例えば「ジャパン ディスプレイ ８６年ダイジェスト
ページ６２−６７Ｊ ｒＪａｐａｎＤｉｓｐｌａｙ
’ ８６ ｄｉｇ、ｐｐ６２−６７Ｊ ）に記載の構
成、即ち第２図のような構成であった。第２図を見ると
わかるように、一画素に１つのｎチャネル形Ｔ Ｆ Ｔ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が付
いている。
例えば「ジャパン ディスプレイ ８６年ダイジェスト
ページ６２−６７Ｊ ｒＪａｐａｎＤｉｓｐｌａｙ
’ ８６ ｄｉｇ、ｐｐ６２−６７Ｊ ）に記載の構
成、即ち第２図のような構成であった。第２図を見ると
わかるように、一画素に１つのｎチャネル形Ｔ Ｆ Ｔ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が付
いている。
動作としては一つの走査ラインＱ、（ここで、Ｉｌｌ、
は任意の走査ライン）のみに選択電圧を印加することに
よ１、Ｑヨラインに接続されているＴＦＴのみがオン状
態にな１、Ｑ１１ラインの表示信号をＴＦＴを通してＱ
、ラインの液晶端子に書込む。この動作を全走査ライン
に行うことにより表示画像が得られる。
は任意の走査ライン）のみに選択電圧を印加することに
よ１、Ｑヨラインに接続されているＴＦＴのみがオン状
態にな１、Ｑ１１ラインの表示信号をＴＦＴを通してＱ
、ラインの液晶端子に書込む。この動作を全走査ライン
に行うことにより表示画像が得られる。
ところで、液晶を駆動する際に一番注意しなければいけ
ないことは液晶にＤ Ｃ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎ
ｔ）成分を印加させないことである。これは液晶にＤＣ
成分が印加されると液晶自身が劣化してしまうからであ
る。
ないことは液晶にＤ Ｃ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎ
ｔ）成分を印加させないことである。これは液晶にＤＣ
成分が印加されると液晶自身が劣化してしまうからであ
る。
しかしながら、上記従来技術は以下の理由によ１、液晶
自身にＤＣ成分が印加される。
自身にＤＣ成分が印加される。
１）例えば、集積回路工学（２）、コロナ社、昭和５４
年、第１１章に記載されているようにＭＩＳＴＦＴ（Ｍ
ｅｔａｌ Ｉｎ５ｕｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ Ｔ Ｆ Ｔ）の動作原理上、信号を充電する場
合と放電する場合では時間が約１ケタ異なる。このこと
によ１、液晶にＤＣ成分が印加される。
年、第１１章に記載されているようにＭＩＳＴＦＴ（Ｍ
ｅｔａｌ Ｉｎ５ｕｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ Ｔ Ｆ Ｔ）の動作原理上、信号を充電する場
合と放電する場合では時間が約１ケタ異なる。このこと
によ１、液晶にＤＣ成分が印加される。
２）例えば、Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８６
ｄｉｇ、ｐｐ、 １９２−１９５に記載されているよう
に第２図のような構成だと任意の走査ラインの選択電圧
Ｖ ａ ＋＋を非選択電圧Ｖａｚにする際に、ＴＦＴの
ゲート、ソース間容量ＣＧ５と液晶容量Ｃｔｃの直列容
量によ１、液晶端子には ΔＶｔｃ＝（Ｖａｈ Ｖａｔ）・Ｃａｓ／（Ｃａｓ＋
ｅｔｃ）だけ、さらに印加される。このことによ１、液
晶端子間電圧が変動するので、液晶にＤＣ成分が印加さ
れる。
ｄｉｇ、ｐｐ、 １９２−１９５に記載されているよう
に第２図のような構成だと任意の走査ラインの選択電圧
Ｖ ａ ＋＋を非選択電圧Ｖａｚにする際に、ＴＦＴの
ゲート、ソース間容量ＣＧ５と液晶容量Ｃｔｃの直列容
量によ１、液晶端子には ΔＶｔｃ＝（Ｖａｈ Ｖａｔ）・Ｃａｓ／（Ｃａｓ＋
ｅｔｃ）だけ、さらに印加される。このことによ１、液
晶端子間電圧が変動するので、液晶にＤＣ成分が印加さ
れる。
本発明の目的は液晶をアクティブマトリクス駆動する際
に液晶のＤＣ成分を除去することにある。
に液晶のＤＣ成分を除去することにある。
上記目的はアクティブマトリクス液晶ディスプレイの一
画素の構成において、一画素の前後にある２つの走査線
の内、前段の走査線には２つのＮチャネル形Ｔ Ｆ Ｔ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、Ｑ
１＋Ｑ２のゲートを接続し、Ｑｌのトレインには信号
線、Ｑｌのソースには液晶端子、Ｑ２のドレインには次
段の走査線をおのおの接続し、Ｑ２のソースにはＰチャ
ネル形Ｔ Ｆ Ｔ Ｑ ｓのゲートを接続し、Ｑ８のド
レインには信号線、Ｑ３のソースには液晶端子を接続し
た構成で、前段と次段の走査波形の一部が必ず重なり合
うことにより達成される。
画素の構成において、一画素の前後にある２つの走査線
の内、前段の走査線には２つのＮチャネル形Ｔ Ｆ Ｔ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、Ｑ
１＋Ｑ２のゲートを接続し、Ｑｌのトレインには信号
線、Ｑｌのソースには液晶端子、Ｑ２のドレインには次
段の走査線をおのおの接続し、Ｑ２のソースにはＰチャ
ネル形Ｔ Ｆ Ｔ Ｑ ｓのゲートを接続し、Ｑ８のド
レインには信号線、Ｑ３のソースには液晶端子を接続し
た構成で、前段と次段の走査波形の一部が必ず重なり合
うことにより達成される。
上記回路構成だと、例えば任意の走査ラインＱ１に選択
電圧Ｖ ａ ＋＋が印加されたとすると、Ｖ Ｇ ＋＋
が印加されたことによ１、Ｑ、ラインに接続されている
ＴＦＴＱｌはオン状態にな１、表示信号はＱｌを通して
液晶端子に書込まれる。一方、ＱヨにＶａｈが印加され
ることによりＱ２もオン状態にな１、その結果、Ｑ２を
通して、Ｑ３のゲートにＮチャネル形ＴＦＴにとって非
選択電圧Ｖａｔが印加される。しかし、Ｑ３はＰチャネ
ル形ＴＦＴなのでＶａｔがＱ３のゲートに印加されたこ
とによりＱ３がオン状態にな１、表示信号はＱ３をも通
って液晶粒子に書込まれる。即ち、上記Ｑｉ、Ｑ３の動
作はＣＭＯＳトランスファゲートトランジスタ動作と等
価である。このことによ１、表示信号をＴＦＴを通して
液晶粒子に充電、或は放電する時間がほぼ等しくなる。
電圧Ｖ ａ ＋＋が印加されたとすると、Ｖ Ｇ ＋＋
が印加されたことによ１、Ｑ、ラインに接続されている
ＴＦＴＱｌはオン状態にな１、表示信号はＱｌを通して
液晶端子に書込まれる。一方、ＱヨにＶａｈが印加され
ることによりＱ２もオン状態にな１、その結果、Ｑ２を
通して、Ｑ３のゲートにＮチャネル形ＴＦＴにとって非
選択電圧Ｖａｔが印加される。しかし、Ｑ３はＰチャネ
ル形ＴＦＴなのでＶａｔがＱ３のゲートに印加されたこ
とによりＱ３がオン状態にな１、表示信号はＱ３をも通
って液晶粒子に書込まれる。即ち、上記Ｑｉ、Ｑ３の動
作はＣＭＯＳトランスファゲートトランジスタ動作と等
価である。このことによ１、表示信号をＴＦＴを通して
液晶粒子に充電、或は放電する時間がほぼ等しくなる。
即ち、液晶に印加されるＤＣ成分が除去される。
次にＱ、ラインに印加している電圧がＶａｈからＶａｔ
に変化する直前にＱヨ＋１ラインにＶａｈが印加される
。この時、まだＱｌはオン状態なので、Ｑｌを通ってＱ
ａのゲートにＶａｈ−ＶＴｎ（Ｎチャネルのしきい値電
圧）が印加される。これによ１、Ｑａはオフ状態にな１
、又、Ｑａのゲート、ソース間容量Ｃｃ ｓ ３を通し
て液晶端子には一ΔＶｔｃｓ＝ （Ｖｃｈ−’ＶＴ’
Ｖａｔ）′Ｃａ５ａ／（Ｃｃｓ３＋ｅｔｃ）だけ印
加される。
に変化する直前にＱヨ＋１ラインにＶａｈが印加される
。この時、まだＱｌはオン状態なので、Ｑｌを通ってＱ
ａのゲートにＶａｈ−ＶＴｎ（Ｎチャネルのしきい値電
圧）が印加される。これによ１、Ｑａはオフ状態にな１
、又、Ｑａのゲート、ソース間容量Ｃｃ ｓ ３を通し
て液晶端子には一ΔＶｔｃｓ＝ （Ｖｃｈ−’ＶＴ’
Ｖａｔ）′Ｃａ５ａ／（Ｃｃｓ３＋ｅｔｃ）だけ印
加される。
次にＱ、ラインは完全にＶＯｈからＶ ａ ｔに変化す
るのでＱｌ、Ｑｚはオフ状態になる。これによ１、Ｑｌ
のゲート、ソース間容量Ｃａ５ｓを通して液晶端子には ΔＶｔｃｔ＝ （Ｖａｈ−Ｖａｔ） ｌｌＣａ５ｔ／
（Ｃａｓｔ＋Ｃａｃ）が印加される。
るのでＱｌ、Ｑｚはオフ状態になる。これによ１、Ｑｌ
のゲート、ソース間容量Ｃａ５ｓを通して液晶端子には ΔＶｔｃｔ＝ （Ｖａｈ−Ｖａｔ） ｌｌＣａ５ｔ／
（Ｃａｓｔ＋Ｃａｃ）が印加される。
よって、上記駆動方式だとライン選択電圧が切替わる際
に液晶端子に印加される電圧はΔＶａｃ、ａａａ＝ΔＶ
ｔｃｔ−ΔＶｔｃａとな１、これは従来方式と比べると
ΔＶ 糞ｃ ａだけ小さくなる。これによ１、液晶端子
に印加されるＤＣ成分はほとんど０になる。
に液晶端子に印加される電圧はΔＶａｃ、ａａａ＝ΔＶ
ｔｃｔ−ΔＶｔｃａとな１、これは従来方式と比べると
ΔＶ 糞ｃ ａだけ小さくなる。これによ１、液晶端子
に印加されるＤＣ成分はほとんど０になる。
又、表示部内のＴＦＴは疑似ＣＭＯＳ駆動なので、電流
駆動能力は極めて高い。よって、表示ライン数を大幅に
増大することが可能である。
駆動能力は極めて高い。よって、表示ライン数を大幅に
増大することが可能である。
以下、本発明の一実施例を第１図により説明する。
第１図は本発明を用いた時のアクティブマトリクスディ
スプレイの構成を示したものである。
スプレイの構成を示したものである。
構成としては一画素の前後にある２つの走査線の内、前
段の走査線には２つのＮチャネル形Ｔ Ｆ Ｔ Ｑｔ、
Ｑｚのゲートを接続し、Ｑｌのドレインには信号線、
Ｑｌのソースには液晶端子、 Ｑｌのドレインには次段
の走査線をおのおの接続し、ＱｌのソースにはＰチャネ
ル形Ｔ Ｆ Ｔ Ｑ ３のゲートを接続し、Ｑａのドレ
インには信号線、Ｑａのソースには液晶端子を接続して
いる。
段の走査線には２つのＮチャネル形Ｔ Ｆ Ｔ Ｑｔ、
Ｑｚのゲートを接続し、Ｑｌのドレインには信号線、
Ｑｌのソースには液晶端子、 Ｑｌのドレインには次段
の走査線をおのおの接続し、ＱｌのソースにはＰチャネ
ル形Ｔ Ｆ Ｔ Ｑ ３のゲートを接続し、Ｑａのドレ
インには信号線、Ｑａのソースには液晶端子を接続して
いる。
又、第１図の下部にデータ信号ＤＡＴＡと走査線Ｑ、に
印加される走査波形のタイミングチャートを示す。
印加される走査波形のタイミングチャートを示す。
動作としては、例えば走査ラインＱ、に選択電圧Ｖｃｈ
が印加されたとすると、Ｖａｈが印加されたことによ１
、Ｑ、ラインに接続されているＴＦＴＱＩはオン状態に
な１、表示信号はＱｌを通して液晶端子に書込まれる。
が印加されたとすると、Ｖａｈが印加されたことによ１
、Ｑ、ラインに接続されているＴＦＴＱＩはオン状態に
な１、表示信号はＱｌを通して液晶端子に書込まれる。
一方、ＱｌにＶａｈが印加されることによりＱｌもオン
状態にな１、その結果、Ｑｌを通して、Ｑａのゲートに
ｎＮヤネル形ＴＦＴにとって非選択電圧Ｖａｔが印加さ
れる。しがし、ＱａはＰチャネル形ＴＦＴなのでＶｏｗ
がＱａのゲートに印加されたことによりＱａがオン状態
になり表示信号はＱａをも通って液晶端子に書込まれる
。即ち、上記Ｑｔ、Ｑａの動作はｃＭｏｓトランスフア
ゲ−１−トランジスタ動作と等価である。このことによ
１、表示信号をＴＦＴを通して液晶端子に充電、或は放
電する時間がほぼ等しくなる。
状態にな１、その結果、Ｑｌを通して、Ｑａのゲートに
ｎＮヤネル形ＴＦＴにとって非選択電圧Ｖａｔが印加さ
れる。しがし、ＱａはＰチャネル形ＴＦＴなのでＶｏｗ
がＱａのゲートに印加されたことによりＱａがオン状態
になり表示信号はＱａをも通って液晶端子に書込まれる
。即ち、上記Ｑｔ、Ｑａの動作はｃＭｏｓトランスフア
ゲ−１−トランジスタ動作と等価である。このことによ
１、表示信号をＴＦＴを通して液晶端子に充電、或は放
電する時間がほぼ等しくなる。
即ち、液晶に印加されるＤＣ成分が除去される。
次にＱ、ラインに印加している電圧がＶｃｈからＶａａ
に変化する直前にＱ、÷１ラインにＶＧｈが印加される
。この時、まだＱｌはオン状態なので、Ｑｌを通ってＱ
ａのゲートにＶａｈ −Ｖｔ” （Ｎチャネルのしきい
値電圧）が印加される。これによ１、Ｑａはオフ状態に
な１、又、Ｑａのゲート、ソース間容量ＣＯ５３を通し
て液晶端子には 一へＶ乏ｃｓ＝ −（Ｖａｈ −ＶＴ” −ＶａＱ）
■Ｃａ５ｓ／ ＣＣａ５３＋Ｃｔｃ）だけ印加される。
に変化する直前にＱ、÷１ラインにＶＧｈが印加される
。この時、まだＱｌはオン状態なので、Ｑｌを通ってＱ
ａのゲートにＶａｈ −Ｖｔ” （Ｎチャネルのしきい
値電圧）が印加される。これによ１、Ｑａはオフ状態に
な１、又、Ｑａのゲート、ソース間容量ＣＯ５３を通し
て液晶端子には 一へＶ乏ｃｓ＝ −（Ｖａｈ −ＶＴ” −ＶａＱ）
■Ｃａ５ｓ／ ＣＣａ５３＋Ｃｔｃ）だけ印加される。
次にＱ、ラインは完全にＶａｈからｖＧ克に変化するの
でＱｌ、Ｑｌはオフ状態になる。これによ１、Ｑｚのゲ
ート、ソース間容量Ｃａ５ｔを通して液晶端子には ΔＶｔｃｘ＝ （Ｖｏｈ Ｖａｔ） ・Ｃａ５ｔ／
（Ｃａｓｔ＋ Ｃｔｃ）が印加される。
でＱｌ、Ｑｌはオフ状態になる。これによ１、Ｑｚのゲ
ート、ソース間容量Ｃａ５ｔを通して液晶端子には ΔＶｔｃｘ＝ （Ｖｏｈ Ｖａｔ） ・Ｃａ５ｔ／
（Ｃａｓｔ＋ Ｃｔｃ）が印加される。
よって、上記駆動方式だとライン選択電圧が切替わる際
に液晶端子に印加される電圧はΔ Ｖｇｃ、 ａｍａ
＝ Δ Ｖ ｔ Ｃ１−Δ Ｖ ｔ ｃ ｓとなる。こ
れは、従来方式だとライン選択電圧が切替わる際に液晶
端子に印加される電圧はΔＶｍｃｔだが、本発明だとΔ
Ｖ ｔ ｃ ｉ−ΔＶｔｃｓとなるので、液晶端子に印
加されるＤＣ成分は極めて小さくなる。これによ１、液
晶端子に印加されるＤＣ成分は、はとんど０になる。
に液晶端子に印加される電圧はΔ Ｖｇｃ、 ａｍａ
＝ Δ Ｖ ｔ Ｃ１−Δ Ｖ ｔ ｃ ｓとなる。こ
れは、従来方式だとライン選択電圧が切替わる際に液晶
端子に印加される電圧はΔＶｍｃｔだが、本発明だとΔ
Ｖ ｔ ｃ ｉ−ΔＶｔｃｓとなるので、液晶端子に印
加されるＤＣ成分は極めて小さくなる。これによ１、液
晶端子に印加されるＤＣ成分は、はとんど０になる。
ところで、上記駆動が完結した時には、一画面の表示信
号の書込みが終了し、再びＱ、ラインにＶ ｏ ｈが印
加されるまで、Ｑｌ、Ｑ２はオフ状態である。即ち、Ｑ
ｌがオフ状態なのでＱｌを通してＱ、ライン以外の表示
信号はＱ、ラインの液晶端子に書込まれることはない。
号の書込みが終了し、再びＱ、ラインにＶ ｏ ｈが印
加されるまで、Ｑｌ、Ｑ２はオフ状態である。即ち、Ｑ
ｌがオフ状態なのでＱｌを通してＱ、ライン以外の表示
信号はＱ、ラインの液晶端子に書込まれることはない。
又、Ｑ２がオフ状態なのでＱＢがオフ状態になる電圧（
＝ＶＧ１．−ｖＴｒｌ）が保持されている。よって、Ｑ
Ｂを通してＱ、ライン以外の表示信号はｐ、ラインの液
晶端子に書き込まれることはない。
＝ＶＧ１．−ｖＴｒｌ）が保持されている。よって、Ｑ
Ｂを通してＱ、ライン以外の表示信号はｐ、ラインの液
晶端子に書き込まれることはない。
以下、上記駆動を順次行うことにより表示画像が得られ
る。
る。
第３図は本発明を用いた時のアクティブマトリクスディ
スプレイの構成の変形例を示したものである。
スプレイの構成の変形例を示したものである。
構成としては一画素の前後にある２つの走査線の内、前
段の走査線には２つのＰチャネル形ＴＦＴＱ４．Ｑｌｌ
のゲートを接続し、Ｑ４のドレインには信号線、Ｑ４の
ソースには液晶端子、Ｑｓのトレインには次段の走査線
をおのおの接続し、ＱｓのソースにはＮチャネル形ＴＦ
ＴＱｅのゲートを接続し、ＱＢのドレインには信号線、
Ｑａのソースには液晶端子を接続している。
段の走査線には２つのＰチャネル形ＴＦＴＱ４．Ｑｌｌ
のゲートを接続し、Ｑ４のドレインには信号線、Ｑ４の
ソースには液晶端子、Ｑｓのトレインには次段の走査線
をおのおの接続し、ＱｓのソースにはＮチャネル形ＴＦ
ＴＱｅのゲートを接続し、ＱＢのドレインには信号線、
Ｑａのソースには液晶端子を接続している。
又、第３図の下部にデータ信号ＤＡＴＡと走査線Ｑ１に
印加される走査波形のタイミングチャートを示す。
印加される走査波形のタイミングチャートを示す。
動作としては選択電圧がＶ ａ ｔ 、非選択電圧がＶ
ｃｈとなつ、が以外は第１図の構成の動作と同しである
。
ｃｈとなつ、が以外は第１図の構成の動作と同しである
。
第４図は本発明をカメラ、ワープロ、パソコン等の表示
システムに用いた場合の液晶ディスプレイの構成を示し
たものである。ここで、１はガラス基板、２は本発明で
構成した表示部、３は走査側駆動回路、４は信号側駆動
回路、５は外部制御回路である。上記構成では表示部２
、走査側駆動回路３、信号側駆動回路４すべでＣＭＯ８
構成で製作されている。このことによ１、周辺回路の低
消費電力、高速動作２表示画像の高品質化が可能となる
。
システムに用いた場合の液晶ディスプレイの構成を示し
たものである。ここで、１はガラス基板、２は本発明で
構成した表示部、３は走査側駆動回路、４は信号側駆動
回路、５は外部制御回路である。上記構成では表示部２
、走査側駆動回路３、信号側駆動回路４すべでＣＭＯ８
構成で製作されている。このことによ１、周辺回路の低
消費電力、高速動作２表示画像の高品質化が可能となる
。
本発明によれば、表示部−画素内のＣＭＯ５ＴＦＴを疑
似ＣＭＯ５駆動させるので、液晶に印加されるＤＣ成分
がほとんどなくなる、表示部のライン数が増大できる等
の効果がある。
似ＣＭＯ５駆動させるので、液晶に印加されるＤＣ成分
がほとんどなくなる、表示部のライン数が増大できる等
の効果がある。
第１図は本発明の一実施例の２Ｘ２のマトリクス図、第
２図は従来技術の２×２のマトリクス図。 第３図は第１図の変形例の２Ｘ２のマトリクス図、第４
図は本発明を用いた場合の液晶ディスプレイの構成図で
ある。 Ｑｌ、Ｑ２・・Ｎチャネル形ＴＦＴ、ＱＢ・・・Ｐチャ
ネル形Ｔ Ｆ Ｔ 、 Ｑ ４１ Ｑ ５・・・Ｐチャ
ネル形ＴＦＴ、Ｑｓ・Ｎチャネル形ＴＦＴ、１・・・ガ
ラス基板、２・・・表示部、３・・・走査側駆動回路、
４・・・信号側駆動回路、ノ削２ 第１図 ＤＡＴＡ。 ｐＡＴＡｎ中 ＤＡＴＡ（Ｈ４２ ｌｍｔ２ ＤＡＴＡｒ＋ 弔 θＡＴＡｎｔ 図 ＤＡＴＡｎｔ２ ノＭ１２ 第 図
２図は従来技術の２×２のマトリクス図。 第３図は第１図の変形例の２Ｘ２のマトリクス図、第４
図は本発明を用いた場合の液晶ディスプレイの構成図で
ある。 Ｑｌ、Ｑ２・・Ｎチャネル形ＴＦＴ、ＱＢ・・・Ｐチャ
ネル形Ｔ Ｆ Ｔ 、 Ｑ ４１ Ｑ ５・・・Ｐチャ
ネル形ＴＦＴ、Ｑｓ・Ｎチャネル形ＴＦＴ、１・・・ガ
ラス基板、２・・・表示部、３・・・走査側駆動回路、
４・・・信号側駆動回路、ノ削２ 第１図 ＤＡＴＡ。 ｐＡＴＡｎ中 ＤＡＴＡ（Ｈ４２ ｌｍｔ２ ＤＡＴＡｒ＋ 弔 θＡＴＡｎｔ 図 ＤＡＴＡｎｔ２ ノＭ１２ 第 図
Claims (1)
- 【特許請求の範囲】 １、アクティブマトリクス液晶ディスプレイの一画素の
構成において、一画素の前後にある２つの走査線の内、
前段の走査線には２つのＮチャネル形ＴＦＴ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）Ｑ＿１、Ｑ＿２の
ゲートを接続し、Ｑ＿１のドレインには信号線、Ｑ＿１
のソースには液晶端子、Ｑ＿２のドレインには次段の走
査線をおのおの接続し、Ｑ＿２のソースにはＰチャネル
形ＴＦＴＱ＿３のゲートを接続し、Ｑ＿３のドレインに
は信号線、Ｑ＿３のソースには液晶端子を接続した構成
で、前段と次段の走査波形の一部が必ず重なり合うこと
を特徴とするアクティブマトリクス液晶ディスプレイ。 ２、アクティブマトリクス液晶ディスプレイにおいて、
表示部の一画素にＰチャネル形ＴＦＴ１ケとＮチャネル
形ＴＦＴ２ケ或はＮチャネル形ＴＦＴ１ケとＰチャネル
形ＴＦＴ２ケを設け、前段と次段の走査波形の重なりを
利用することにより、表示部の一画素内のＴＦＴを疑似
ＣＭＯＳトランスファゲートトランジスタ動作させるこ
とを特徴とするアクティブマトリクス液晶ディスプレイ
。 ３、アクティブマトリクス液晶ディスプレイの一画素の
構成において、一画素の前後にある２つの走査線の内、
前段の走査線には２つのＰチャネル形ＴＦＴＱ＿４、Ｑ
＿５のゲートを接続し、Ｑ＿４のドレインには信号線、
Ｑ＿４のソースには液晶端子、Ｑ＿５のドレインには次
段の走査線をおのおの接続し、Ｑ＿５のソースにはＮチ
ャネル形ＴＦＴＱ＿６のゲートを接続し、Ｑ＿６のドレ
インには信号線、Ｑ＿６のソースには液晶端子を接続し
た構成で、前段と次段の走査波形の一部が必ず重なり合
うことを特徴とするアクティブマトリクス液晶ディスプ
レイ。 ４、請求項１、２または３記載のＴＦＴは多結晶シリコ
ンで形成することを特徴とするアクティブマトリクス液
晶ディスプレイ。 ５、請求項１、２、３または４記載のディスプレイはガ
ラス基板上に形成することを特徴とするアクティブマト
リクス液晶ディスプレイ。 ６、請求項１、２、３、４または５記載のアクティブマ
トリクス液晶ディスプレイをワープロ、パソコン、カメ
ラ等に組み込んだことを特徴とする表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199902A JPH0250132A (ja) | 1988-08-12 | 1988-08-12 | アクテイブマトリクス液晶デイスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199902A JPH0250132A (ja) | 1988-08-12 | 1988-08-12 | アクテイブマトリクス液晶デイスプレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0250132A true JPH0250132A (ja) | 1990-02-20 |
Family
ID=16415502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63199902A Pending JPH0250132A (ja) | 1988-08-12 | 1988-08-12 | アクテイブマトリクス液晶デイスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0250132A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5165075A (en) * | 1990-12-10 | 1992-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optic device having pairs of complementary transistors |
| EP0529831A3 (ja) * | 1991-08-23 | 1994-02-09 | Rockwell International Corp | |
| US5303072A (en) * | 1990-07-05 | 1994-04-12 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device |
| US5432527A (en) * | 1990-05-07 | 1995-07-11 | Fujitsu Limited | High quality active matrix-type display device |
| US5568163A (en) * | 1993-09-06 | 1996-10-22 | Nec Corporation | Apparatus for driving gate storage type liquid crystal, display panel capable of simultaneously driving two scan lines |
-
1988
- 1988-08-12 JP JP63199902A patent/JPH0250132A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432527A (en) * | 1990-05-07 | 1995-07-11 | Fujitsu Limited | High quality active matrix-type display device |
| US5515072A (en) * | 1990-05-07 | 1996-05-07 | Fujitsu Limited | High quality active matrix-type display device |
| US5303072A (en) * | 1990-07-05 | 1994-04-12 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device |
| US5165075A (en) * | 1990-12-10 | 1992-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optic device having pairs of complementary transistors |
| US5572047A (en) * | 1990-12-10 | 1996-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-Optic device having pairs of complementary transistors |
| EP0529831A3 (ja) * | 1991-08-23 | 1994-02-09 | Rockwell International Corp | |
| US5568163A (en) * | 1993-09-06 | 1996-10-22 | Nec Corporation | Apparatus for driving gate storage type liquid crystal, display panel capable of simultaneously driving two scan lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359608B1 (en) | Method and apparatus for driving flat screen displays using pixel precharging | |
| US6075505A (en) | Active matrix liquid crystal display | |
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| US6266039B1 (en) | Liquid crystal device, method for driving the same, and projection display and electronic equipment made using the same | |
| JP3102666B2 (ja) | 画像表示装置 | |
| JP3333138B2 (ja) | 液晶表示装置の駆動方法 | |
| US9786243B2 (en) | Gate driving circuit and display apparatus including the same | |
| US10580379B2 (en) | Display panel and driving method therefor, and display apparatus | |
| JPS5875194A (ja) | マトリクス表示装置及び駆動方法 | |
| US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
| JPH09134152A (ja) | 液晶表示装置 | |
| JPS61180293A (ja) | 液晶表示パネル及び駆動方法 | |
| US20190340995A1 (en) | Display device | |
| US8358292B2 (en) | Display device, its drive circuit, and drive method | |
| JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| JPH0250132A (ja) | アクテイブマトリクス液晶デイスプレイ | |
| KR20030033012A (ko) | 액티브 매트릭스 디스플레이 디바이스 | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP3064702B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20020080100A1 (en) | Method of driving liquid crystal display | |
| JP3160143B2 (ja) | 液晶表示装置 | |
| JPH05134627A (ja) | 液晶表示体駆動装置 | |
| JP2001100177A (ja) | 表示駆動装置 |