JPH025023B2 - - Google Patents
Info
- Publication number
- JPH025023B2 JPH025023B2 JP58090931A JP9093183A JPH025023B2 JP H025023 B2 JPH025023 B2 JP H025023B2 JP 58090931 A JP58090931 A JP 58090931A JP 9093183 A JP9093183 A JP 9093183A JP H025023 B2 JPH025023 B2 JP H025023B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- insulating layer
- opening
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は厚膜多層配線基板に関する。
従来、厚膜多層配線基板は、セラミツク基板に
導電性ペースト及び絶縁性ペーストを用いて多層
構成としている。導電性ペーストを用いて下側導
体層を形成し、次に絶縁性ペーストを用いて下側
絶縁層を形成し、この下側絶縁層上に中間導体層
を形成し、更にその上に上側絶縁層を形成すると
いう工程を繰返して多層化しようとするとき、下
側導体層と中間導体層を接続するために下側絶縁
層に予め開口を設け、導電性ペーストをこの開口
に入れて接続を図るというように構成されていた
ので、この接続用開口上にくる上側絶縁層にはピ
ンホールが生じ易く、接続用開口の上部に上側絶
縁層を挾んで形成される上側導体層との間で時折
電気的短絡を起こすという欠点があつた。
導電性ペースト及び絶縁性ペーストを用いて多層
構成としている。導電性ペーストを用いて下側導
体層を形成し、次に絶縁性ペーストを用いて下側
絶縁層を形成し、この下側絶縁層上に中間導体層
を形成し、更にその上に上側絶縁層を形成すると
いう工程を繰返して多層化しようとするとき、下
側導体層と中間導体層を接続するために下側絶縁
層に予め開口を設け、導電性ペーストをこの開口
に入れて接続を図るというように構成されていた
ので、この接続用開口上にくる上側絶縁層にはピ
ンホールが生じ易く、接続用開口の上部に上側絶
縁層を挾んで形成される上側導体層との間で時折
電気的短絡を起こすという欠点があつた。
本発明の目的は、上記欠点を除去し、上側導体
層と下側もしくは中間導体層との短絡をなくした
厚膜多層配線基板を提供することにある。
層と下側もしくは中間導体層との短絡をなくした
厚膜多層配線基板を提供することにある。
本発明は、絶縁体層上もしくは少くとも表面が
絶縁体である基板上に設けられた下側導体層と、
少くとも該下側導体層を覆うように形成された下
側絶縁層と、前記下側導体層上に位置するように
前記下側絶縁層に設けられた接続用の開口部と、
前記下側絶縁層の上に設けられかつ前記開口部を
通して前記下側導体層と接続する中間導体層と、
少くとも該中間絶縁層を覆うように設けられた上
側絶縁層と、該上側絶縁層上に設けられた上側導
体層との繰返しにより形成される厚膜多層配線基
板において、前記下側導体層と中間導体層とが接
続される前記開口部の上に位置する前記上側導体
層部分に切欠き除去部を設けたことを特徴として
構成される。
絶縁体である基板上に設けられた下側導体層と、
少くとも該下側導体層を覆うように形成された下
側絶縁層と、前記下側導体層上に位置するように
前記下側絶縁層に設けられた接続用の開口部と、
前記下側絶縁層の上に設けられかつ前記開口部を
通して前記下側導体層と接続する中間導体層と、
少くとも該中間絶縁層を覆うように設けられた上
側絶縁層と、該上側絶縁層上に設けられた上側導
体層との繰返しにより形成される厚膜多層配線基
板において、前記下側導体層と中間導体層とが接
続される前記開口部の上に位置する前記上側導体
層部分に切欠き除去部を設けたことを特徴として
構成される。
第１図ａ，ｂは本発明の一実施例の平面図及び
Ａ−A′断面図である。
Ａ−A′断面図である。
セラミツク基板１の上に下側導体層２を設け、
この下側導体層２を少くとも覆うように下側絶縁
層３を設ける。下側絶縁層３に接続用開口４を設
け、この開口４に例えば導体ペースト５を充填す
る。そして中間導体層６を下側絶縁層３の上に設
ける。そして、導体ペースト５を介して中間導体
層６を下側導体層２に電気的に接続する。次に、
中間導体層６を覆うように上側絶縁層７を設け
る。しかる後、上側絶縁層７の上に上側導体層８
を設ける。このとき、下側導体層２と中間導体層
との接続部となる開口４の上に位置する上側導体
層８の部分には切欠き除去部９を設けて、導体層
を存在せしめない。この切欠き除去部９を設ける
ことが、本発明の特徴である。
この下側導体層２を少くとも覆うように下側絶縁
層３を設ける。下側絶縁層３に接続用開口４を設
け、この開口４に例えば導体ペースト５を充填す
る。そして中間導体層６を下側絶縁層３の上に設
ける。そして、導体ペースト５を介して中間導体
層６を下側導体層２に電気的に接続する。次に、
中間導体層６を覆うように上側絶縁層７を設け
る。しかる後、上側絶縁層７の上に上側導体層８
を設ける。このとき、下側導体層２と中間導体層
との接続部となる開口４の上に位置する上側導体
層８の部分には切欠き除去部９を設けて、導体層
を存在せしめない。この切欠き除去部９を設ける
ことが、本発明の特徴である。
このような構造にすると、たとえ開口４の上の
上側絶縁層７にピンホールがあつたとしても上側
導体層８はそのピンホールの所に形成しないか
ら、上側導体層８がピンホールを埋めて中間導体
層６に短絡するということは生じない。これによ
り従来の欠点が除去される。
上側絶縁層７にピンホールがあつたとしても上側
導体層８はそのピンホールの所に形成しないか
ら、上側導体層８がピンホールを埋めて中間導体
層６に短絡するということは生じない。これによ
り従来の欠点が除去される。
上記実施例では、基板のすぐ上の層について説
明したが、上側導体層８の上に絶縁層と導体層と
を重ねる多層配線にも同様に本発明は適用され、
この場合は、上側導体層８を下側導体層あるいは
中間導体層とみなすのである。
明したが、上側導体層８の上に絶縁層と導体層と
を重ねる多層配線にも同様に本発明は適用され、
この場合は、上側導体層８を下側導体層あるいは
中間導体層とみなすのである。
以上詳細に説明したように、本発明によれば、
上側導体層と中間導体層もしくは下側配線層との
短絡を防いだ厚膜多層配線基板が得られるのでそ
の効果は大きい。
上側導体層と中間導体層もしくは下側配線層との
短絡を防いだ厚膜多層配線基板が得られるのでそ
の効果は大きい。
第１図ａ，ｂは本発明の一実施例の斜視図及び
断面図である。１……セラミツク基板、２……下
側導体層、３……下側絶縁層、４……開口、５…
…導体ペースト、６……中間導体層、７……上側
絶縁層、８……上側導体層、９……切欠き除去
部。
断面図である。１……セラミツク基板、２……下
側導体層、３……下側絶縁層、４……開口、５…
…導体ペースト、６……中間導体層、７……上側
絶縁層、８……上側導体層、９……切欠き除去
部。
Claims (1)
- １ 絶縁体層上もしくは少くとも表面が絶縁体で
ある基板上に設けられた下側導体層と、少くとも
該下側導体層を覆うように形成された下側絶縁層
と、前記下側導体層上に位置するように前記下側
絶縁層に設けられた接続用の開口部と、前記下側
絶縁層の上に設けられかつ前記開口部を通して前
記下側導体層と接続する中間導体層と、少くとも
該中間絶縁層を覆うように設けられた上側絶縁層
と、該上側絶縁層上に設けられた上側導体層との
繰返しにより形成される厚膜多層配線基板におい
て、前記下側導体層と中間導体層とが接続される
前記開口部の上に位置する前記上側導体層部分に
切欠き除去部を設けたことを特徴とする厚膜多層
配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9093183A JPS59215796A (ja) | 1983-05-24 | 1983-05-24 | 厚膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9093183A JPS59215796A (ja) | 1983-05-24 | 1983-05-24 | 厚膜多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59215796A JPS59215796A (ja) | 1984-12-05 |
| JPH025023B2 true JPH025023B2 (ja) | 1990-01-31 |
Family
ID=14012187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9093183A Granted JPS59215796A (ja) | 1983-05-24 | 1983-05-24 | 厚膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59215796A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54135360A (en) * | 1978-04-13 | 1979-10-20 | Oki Electric Ind Co Ltd | Multiilayer ceramic board |
| JPS57139996A (en) * | 1981-02-24 | 1982-08-30 | Nippon Electric Co | Hybrid multilayer circuit board |
| JPS5873196A (ja) * | 1981-10-27 | 1983-05-02 | 株式会社東芝 | 多層配線基板 |
-
1983
- 1983-05-24 JP JP9093183A patent/JPS59215796A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59215796A (ja) | 1984-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59215796A (ja) | 厚膜多層配線基板 | |
| JPH0442960Y2 (ja) | ||
| JPS5856497A (ja) | 多層プリント基板の端子形成方法 | |
| JPH01171296A (ja) | 印刷多層回路基板の接続方法 | |
| JPS63137911U (ja) | ||
| JPH03185788A (ja) | 電気回路形成方法 | |
| JPH0517905Y2 (ja) | ||
| JPS5899855U (ja) | ほうろう基板 | |
| JPS5810366Y2 (ja) | 混成集積回路装置 | |
| JPS58100482A (ja) | 積層コンデンサを内蔵する混成集積回路用基板 | |
| JPS6316482U (ja) | ||
| JPS58148498A (ja) | セラミツク厚膜印刷回路基板の歩留り向上パタ−ン | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH0611522Y2 (ja) | 積層回路基板装置 | |
| JPS5932151Y2 (ja) | フレキシブル印刷配線板の多層接続構造 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPS5834772U (ja) | 電気回路装置 | |
| JPS58173267U (ja) | 厚膜混成集積回路 | |
| JPS5939962U (ja) | 両面印刷配線基板 | |
| JPS5923767U (ja) | エキステンダ−プリント板 | |
| JPS6096868U (ja) | プリント配線板 | |
| JPS59143070U (ja) | 集積回路基板 | |
| JPS61190172U (ja) | ||
| JPS62201973U (ja) | ||
| JPH0338921U (ja) |