JPH0442960Y2 - - Google Patents
Info
- Publication number
- JPH0442960Y2 JPH0442960Y2 JP1986032588U JP3258886U JPH0442960Y2 JP H0442960 Y2 JPH0442960 Y2 JP H0442960Y2 JP 1986032588 U JP1986032588 U JP 1986032588U JP 3258886 U JP3258886 U JP 3258886U JP H0442960 Y2 JPH0442960 Y2 JP H0442960Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- copper foil
- ground
- shield layer
- mesh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Insulated Conductors (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
本考案はシールド付フレキシブル配線板にかか
わる。
わる。
[従来の技術と問題点]
従来、シールド付プリント配線板として、第3
図イ,ロに示すように、フレキシブルなベース絶
縁フイルムに接着した銅箔をエツチングして回路
を形成する際、一側にベタ銅箔を残しておき、回
路を絶縁した後、ベタ銅箔を回路上に折りたた
み、上下を覆つてシールドする構成が考えられて
いた。
図イ,ロに示すように、フレキシブルなベース絶
縁フイルムに接着した銅箔をエツチングして回路
を形成する際、一側にベタ銅箔を残しておき、回
路を絶縁した後、ベタ銅箔を回路上に折りたた
み、上下を覆つてシールドする構成が考えられて
いた。
図において、1はベース絶縁フイルム、12は
信号回路、13はベタ銅箔、14は絶縁カバーレ
イである。
信号回路、13はベタ銅箔、14は絶縁カバーレ
イである。
ところで、シールド層との接続のため、信号回
路間にアース回路を入れてもシールド層との接続
が困難であり、アース回路とシールド層の接続は
回路端のみで行うようにするため、シールド効果
が低く、又ロ図に示すように、3層間が一体化し
ないため、静電容量が安定せず、又屈曲によりベ
タ銅箔にしわが発生し、ベタ銅箔のため信号回路
とアース間に静電容量が大きく、信号回路とアー
ス回路間が一定せず、クロストークが大きかつ
た。また屈曲性も悪い。
路間にアース回路を入れてもシールド層との接続
が困難であり、アース回路とシールド層の接続は
回路端のみで行うようにするため、シールド効果
が低く、又ロ図に示すように、3層間が一体化し
ないため、静電容量が安定せず、又屈曲によりベ
タ銅箔にしわが発生し、ベタ銅箔のため信号回路
とアース間に静電容量が大きく、信号回路とアー
ス回路間が一定せず、クロストークが大きかつ
た。また屈曲性も悪い。
[考案の目的・構成]
本考案は、上述の欠点を排し、特に静電容量を
一定とし、外部からの電磁シールド効果を備える
フレキシブル配線板(以下FPCという)を得る
ことにあり、信号回路に隣接するアース回路が、
前記信号回路の上下を平行に走るメツシユ状のシ
ールド層と接続され、前記メツシユ状のシールド
層の、前記両回路に対する上部、下部の銅箔残存
率が前記回路面積とほぼ等しくなるようにエツチ
ングにより開孔されたことに特徴を有するもので
ある。
一定とし、外部からの電磁シールド効果を備える
フレキシブル配線板(以下FPCという)を得る
ことにあり、信号回路に隣接するアース回路が、
前記信号回路の上下を平行に走るメツシユ状のシ
ールド層と接続され、前記メツシユ状のシールド
層の、前記両回路に対する上部、下部の銅箔残存
率が前記回路面積とほぼ等しくなるようにエツチ
ングにより開孔されたことに特徴を有するもので
ある。
以下第1図に示す実施例及び第2図に示す実施
例外観図により、本考案を説明する。
例外観図により、本考案を説明する。
第1図は断面を示している。図において、1は
ベース絶縁フイルム、2はベース接着剤を示し、
3は信号回路、4はアース回路、5はメツシユ状
シールド層、6はカバーレイフイルム、7はカバ
ーレイ接着剤、8はシールド層5とアース回路4
との導電接着部を示し、ベース絶縁フイルム1に
接着した銅箔の一側にエツチングにより形成され
た信号回路3、アース回路4にカバーレイフイル
ム6を接着し、前記銅箔上の他側にエツチングに
より形成されたメツシユ状の銅箔をシールド層と
して前記信号回路3、アース回路4をとりまいて
かぶせ、3層一体化したフレキシブル配線板であ
つて、前記アース回路4とメツシユ状銅箔による
シールド層5は前記ベース絶縁フイルム1、カバ
ーレイフイルム6にあけた複数のグランド穴を通
して電気接続され、前記メツシユ状シールド層5
の、前記両回路に対する上部、下部の銅箔残存率
が前記両回路面積とほぼ等しいか、やや大きくな
るように前記シールド層に開孔されているもので
ある。
ベース絶縁フイルム、2はベース接着剤を示し、
3は信号回路、4はアース回路、5はメツシユ状
シールド層、6はカバーレイフイルム、7はカバ
ーレイ接着剤、8はシールド層5とアース回路4
との導電接着部を示し、ベース絶縁フイルム1に
接着した銅箔の一側にエツチングにより形成され
た信号回路3、アース回路4にカバーレイフイル
ム6を接着し、前記銅箔上の他側にエツチングに
より形成されたメツシユ状の銅箔をシールド層と
して前記信号回路3、アース回路4をとりまいて
かぶせ、3層一体化したフレキシブル配線板であ
つて、前記アース回路4とメツシユ状銅箔による
シールド層5は前記ベース絶縁フイルム1、カバ
ーレイフイルム6にあけた複数のグランド穴を通
して電気接続され、前記メツシユ状シールド層5
の、前記両回路に対する上部、下部の銅箔残存率
が前記両回路面積とほぼ等しいか、やや大きくな
るように前記シールド層に開孔されているもので
ある。
ベース絶縁フイルム1として、例えばポリイミ
ドフイルム、ポリパラバン酸フイルム、ポリエス
テルフイルム等から選択し、これに接着剤を、例
えばエポキシ系、ウレタン系、フエノール系、ブ
チラール系、トリアジン系等から選択して、18〜
70μの電解、圧延による銅箔を接着した基板に所
定任意のパターンをエツチングにより回路を形成
する。
ドフイルム、ポリパラバン酸フイルム、ポリエス
テルフイルム等から選択し、これに接着剤を、例
えばエポキシ系、ウレタン系、フエノール系、ブ
チラール系、トリアジン系等から選択して、18〜
70μの電解、圧延による銅箔を接着した基板に所
定任意のパターンをエツチングにより回路を形成
する。
回路として、図示のように信号回路3とアース
回路4を設けるが、信号回路3の隣接部には必ず
アース回路4を設ける。前記隣接部というのは、
信号回路3の本数3本目の次か、それ以内にアー
ス回路4があることを意味している。
回路4を設けるが、信号回路3の隣接部には必ず
アース回路4を設ける。前記隣接部というのは、
信号回路3の本数3本目の次か、それ以内にアー
ス回路4があることを意味している。
アース回路4には上下のメツシユ状シールド層
5と接続するためのグランド穴を設け、導電性材
料で導通する。
5と接続するためのグランド穴を設け、導電性材
料で導通する。
導電性材料としては、半田付け、半田クリーム
や銀ペースト、銅ペースト、カーボンペースト等
の樹脂を用い、グランド穴に充填して、その後、
後述のシールド層5と導電接続される。
や銀ペースト、銅ペースト、カーボンペースト等
の樹脂を用い、グランド穴に充填して、その後、
後述のシールド層5と導電接続される。
シールド層5は、回路形成時に、エツチングに
よりメツシユ状に形成される。メツシユ状のしや
へい銅箔残存率は回路面積とほぼ等しいか、やや
大きい目がよい。銅箔残存率による面積が回路面
積より小さいとシールド効果が低くなり又大きす
ぎるとクロストークが大きくなるためである。
よりメツシユ状に形成される。メツシユ状のしや
へい銅箔残存率は回路面積とほぼ等しいか、やや
大きい目がよい。銅箔残存率による面積が回路面
積より小さいとシールド効果が低くなり又大きす
ぎるとクロストークが大きくなるためである。
信号回路3は、カバーレイ接着剤7とカバーレ
イフイルム6によつて絶縁され、その後メツシユ
状のシールド層5で覆われる。
イフイルム6によつて絶縁され、その後メツシユ
状のシールド層5で覆われる。
[試作例]
25μ厚のポリイミドフイルムにエポキシ接着剤
25μを塗布、乾燥し、その後アース回路のグラン
ド位置に各2ケ所の穴開けを行ない、35μの電解
銅箔をラミネートしてFPC基板を得た。
25μを塗布、乾燥し、その後アース回路のグラン
ド位置に各2ケ所の穴開けを行ない、35μの電解
銅箔をラミネートしてFPC基板を得た。
グランド穴にパターンを合わせ、0.3mmの信号
回路2本ごとに1本のアース回路を形成し、各々
の回路間は0.25mmとした。さらにシールド層の銅
箔残存率は、回路面積とほぼ等しい55%となるよ
うに1.0mmφの穴を1.4mmピツチでエツチングによ
り開孔し、メツシユ状にした。ここで言うシール
ド層の銅箔残存率は信号回路とアース回路の上部
又は、下部におおいかぶさるしやへい銅箔の残存
率であり、回路面積とはしやへい銅箔の内部に入
る銅箔部分においてエツチングにより形成された
信号回路とアース回路全体を言う。
回路2本ごとに1本のアース回路を形成し、各々
の回路間は0.25mmとした。さらにシールド層の銅
箔残存率は、回路面積とほぼ等しい55%となるよ
うに1.0mmφの穴を1.4mmピツチでエツチングによ
り開孔し、メツシユ状にした。ここで言うシール
ド層の銅箔残存率は信号回路とアース回路の上部
又は、下部におおいかぶさるしやへい銅箔の残存
率であり、回路面積とはしやへい銅箔の内部に入
る銅箔部分においてエツチングにより形成された
信号回路とアース回路全体を言う。
言いかえればしやへい銅箔の開孔度と回路間隔
の面積とはほぼ等しいことを言う。
の面積とはほぼ等しいことを言う。
その後、25μ厚のポリイミドフイルムよりなる
カバーレイフイルムにエポキシ接着剤を30μ塗布
し、グランド穴及び端子部が露出するように打抜
き、前述の信号回路及びアース回路上に接着させ
た。
カバーレイフイルムにエポキシ接着剤を30μ塗布
し、グランド穴及び端子部が露出するように打抜
き、前述の信号回路及びアース回路上に接着させ
た。
接着後、ベース絶縁フイルム及びカバーレイフ
イルム上のグランド穴に導電性銀ペーストを充填
し、アース回路がシールド層との導通をとれる状
態とした。
イルム上のグランド穴に導電性銀ペーストを充填
し、アース回路がシールド層との導通をとれる状
態とした。
その後、シールド層は銅箔面を内側にして信号
回路面と面するように折りたたみ、導電性銀ペー
ストによる導電性接着部で、アース回路とシール
ド層が接触するようにし、中の信号、アース回路
と上、下のシールド層よりなる3層を一体化し、
3層が平行になるよういプレス成形した。
回路面と面するように折りたたみ、導電性銀ペー
ストによる導電性接着部で、アース回路とシール
ド層が接触するようにし、中の信号、アース回路
と上、下のシールド層よりなる3層を一体化し、
3層が平行になるよういプレス成形した。
得られたシールド付FPCについて、信号回路
とアース回路間の静電容量及び電磁シールド効果
を測定した。その結果、静電容量は130PF/mと
低く、シールド効果もシールドのないFPCに比
べ30dB以上減衰することが判つた。
とアース回路間の静電容量及び電磁シールド効果
を測定した。その結果、静電容量は130PF/mと
低く、シールド効果もシールドのないFPCに比
べ30dB以上減衰することが判つた。
又本シールド付FPCを260℃の半田槽につけて
も、180°屈曲してもシールド効果は変化せず、安
定したシールド付FPCであることを確認した。
も、180°屈曲してもシールド効果は変化せず、安
定したシールド付FPCであることを確認した。
[考案の効果]
シールド槽の前記両回路に対する上部、下部の
銅箔残存率を回路面積とがほぼ等しいかやや大き
くしているのでクロストークがなくなる。
銅箔残存率を回路面積とがほぼ等しいかやや大き
くしているのでクロストークがなくなる。
信号回路とシールド層は平行であるので静電容
量を一定にする。
量を一定にする。
第1図は本考案実施例を断面で示す。第2図は
実施例外観を示す。第3図イは従来のフレキシブ
ル配線板展開図を示し、同ロはイの配線板を折り
たたんでシールド付FPCとして形成された配線
板を示す。 1……ベース絶縁フイルム、3……信号回路、
4……アース回路、5……メツシユ状シールド
層、6……カバーレイフイルム。
実施例外観を示す。第3図イは従来のフレキシブ
ル配線板展開図を示し、同ロはイの配線板を折り
たたんでシールド付FPCとして形成された配線
板を示す。 1……ベース絶縁フイルム、3……信号回路、
4……アース回路、5……メツシユ状シールド
層、6……カバーレイフイルム。
Claims (1)
- ベース絶縁フイルムに接着した銅箔の一側に形
成された信号回路、アース回路にカバーレイフイ
ルムを接着し、前記銅箔上の他側に形成されたメ
ツシユ状の銅箔をシールド層として前記信号回
路、アース回路をとりまいてかぶせて3層一体化
したフレキシブル配線板であつて、前記アース回
路とメツシユ状銅箔によるシールド層は前記ベー
ス絶縁フイルム、カバーレイフイルムにあけた複
数のグランド穴を通して電気接続され、前記メツ
シユ状シールド層の前記両回路に対する上部、下
部の銅箔残存率が前記信号回路およびアース回路
面積とほぼ等しいか、やや大きくなるように、前
記銅箔にエツチングによりメツシユ状に開孔され
ていることを特徴とするシールド付フレキシブル
配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986032588U JPH0442960Y2 (ja) | 1986-03-06 | 1986-03-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986032588U JPH0442960Y2 (ja) | 1986-03-06 | 1986-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145400U JPS62145400U (ja) | 1987-09-12 |
| JPH0442960Y2 true JPH0442960Y2 (ja) | 1992-10-12 |
Family
ID=30839409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986032588U Expired JPH0442960Y2 (ja) | 1986-03-06 | 1986-03-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442960Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096599A (ja) * | 2009-11-02 | 2011-05-12 | Sumitomo Electric Ind Ltd | シールドフラットケーブルおよびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5292027B2 (ja) * | 2008-09-09 | 2013-09-18 | 信越ポリマー株式会社 | 光トランシーバ |
| WO2010103722A1 (ja) * | 2009-03-10 | 2010-09-16 | 住友ベークライト株式会社 | 回路基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451362U (ja) * | 1977-09-19 | 1979-04-09 | ||
| JPS5848499A (ja) * | 1981-09-17 | 1983-03-22 | 住友電気工業株式会社 | 電子回路 |
| JPS58116262U (ja) * | 1982-01-30 | 1983-08-08 | 日本メクトロン株式会社 | シ−ルド構造を備えたフレキシブル回路基板 |
| JPH0132392Y2 (ja) * | 1984-12-17 | 1989-10-03 |
-
1986
- 1986-03-06 JP JP1986032588U patent/JPH0442960Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096599A (ja) * | 2009-11-02 | 2011-05-12 | Sumitomo Electric Ind Ltd | シールドフラットケーブルおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62145400U (ja) | 1987-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4383363A (en) | Method of making a through-hole connector | |
| US4775573A (en) | Multilayer PC board using polymer thick films | |
| US7569773B2 (en) | Wired circuit board | |
| US4854040A (en) | Method of making multilayer pc board using polymer thick films | |
| EP0312682A2 (en) | Printed circuit board | |
| JPH0442960Y2 (ja) | ||
| JPH04793A (ja) | プリント配線板における電磁波シールド層とアース回路の接続方法 | |
| JP3203279B2 (ja) | シ−ルド層を有する可撓性回路基板 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPH0521900Y2 (ja) | ||
| JPH0521901Y2 (ja) | ||
| JPH0737327Y2 (ja) | プリント配線板 | |
| JPH0648953Y2 (ja) | シ−ルド付フレキシブル配線板 | |
| JPS63149561U (ja) | ||
| JPH04139783A (ja) | Ic搭載用可撓性回路基板及びその製造法 | |
| JPS58100482A (ja) | 積層コンデンサを内蔵する混成集積回路用基板 | |
| JPS6211800B2 (ja) | ||
| JPS6375074U (ja) | ||
| JPH039343Y2 (ja) | ||
| JP3512279B2 (ja) | クロストーク防止用プリント配線基板とその基板を用いた回路ユニット | |
| JPS6237289Y2 (ja) | ||
| JPS61226991A (ja) | 多層回路基板 | |
| JPH0119411Y2 (ja) | ||
| JPH08116175A (ja) | 多層プリント配線板 | |
| JPH0160959B2 (ja) |