JPH02504185A - 固定値のインダクタンスに対する可変インダクタンスを評価する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 可変インダクタンスを測定する回路 本発明は可変インダクタンス、そして特に誘導性変位トランスジューサーの可変 インダクタンス、を測定するための回路に関するものである。そのようなトラン スジューサーに関連する回路は、例えば西独特許公開公報ＤＥ−Ａ−２９２４０ ９３およびＤＥ−Ａ−３１１９１６２の中で開示されている。

現在の回路においては多数の問題が生じている。例えば、望ましくない位相シフ トをもたらす低域通過形出カフイルターが必要である。加えて、そこには安定性 の問題がある。

本発明は少なくとも前述の問題の１つを克服あるいは減少させることを意図した ものである。

本発明によれば、共通接続点を持つ固定インダクタンスと可変インダクタンスに 供給する発振器および共通接続点に接続されて可変インダクタンスの値を表わす 出力信号を提供する信号処理装置とを有するインダから遠いインダクタンスの端 に到るそれぞれの通路によって供給され、前記通路の１方は制御可能な信号発生 装置を組み入れており、前記信号処理装置の出力側は信号発生装置を制御するた めにＭ絖されていることを特徴とする回路を提供できる。

前述回路はいくらかの利点を有している。これに低残留リップルを持つ出力を提 供できるために、低周波フィルターの必１ｉ！かない。安定性に関する問題も生 じないのでおって、この回路は位相シフトには感応せず、そして回路の正確さに 影響するいくつかの要素的なサブアセンブリーのみが存在するだけである。

誘導性変位トランスジューサーに接続して使用される時には、高分解能測定が実 行できる。変位はトランスジューサーによって、変位に比例するインダクタンス 比Ｌ／ＬＯに変換され、そして次に信号処理回路によって、例えばアナログ信号 、２進値またはマーク／スイース比のような、何らかの望ましい形の電気的出力 信号に変換される。

望ましい実施例においては、信号処理装置は、共通接続点からの信号を整流する ための装置と、整流装置の出力を積分するための装置とを含む増幅制御回路を有 している。整流装置は、１接的に、あるいは反転装置を介して入力信号を受ける ための、発振器からの望ましい同期信号によって切替えられるスイッチを有す積 分装置との間に遅延素子を有することもでき、そして積分装置の出力がサンプル ・ホールド回路に供給され、その回路の動作は発振器から、あるいは発振器をも 制御するタイミング信号発生装置から提供される同期出力によって制御されるよ うにもできる。

そのような制御回路は、インダクタンスＬの値の変化に迅速にそして正確に追従 し、そして何らかのエラーが迅速に補正されることを確実にするための、全体回 路の出力信号Ｕａｃｔおよび制御信号■の両方を提供する。

望ましい実施例においては、共通接続点と増幅制御回路との間に、共通接続点に おける信号を基準の直流電圧レベルに整合させるための回路が接続される。この 整合回路は、差動増幅回路によって構成されることが望ましい。これは、いかな るオフセット電圧の存在をも補償するという利点を有している。

分圧器が発振器と、差動増幅回路の入力の間に接続されることもできる。これは ケーブルの断線または共通接続点のグランドへの短絡回路を検出できるという利 点を有している。

本発明の望ましい実施例が、単なる例として、添付図面を参照しながら、説明さ れる。

第１図は従来技術による装置の回路図であシ、第２図は本発明による装置の回路 図であり、第３囚は第２図の回路の種々の場所法主じる信号を狭わしだ信号図で ある。

第１図を参照すると、そこには発振器１０、半波整流器１３に同期入力を供給す る半波制御装置１１、および出力駆動段１４とを含む従来技術回路が示されてい る。固定インダクタンスＬＯと可変インダクタンスＬの共通接続点は反転増幅器 １２に接続されており、その出力１譬、可変インダクタンスの値を表わす出力ｕ ＲＷを発生させるために半波監流器１３に供給されている。

第２図を参照すると、そこにはサイン波発振器１０と同期出力段とを有する発振 器段２０を含む、本発明による装置が示されている。発振器の出力は第３図のＡ １に示されている。この信号は直接的に第１インピーダンス変換器Ｂ１に、そし て次に固定インダクタンスＬＯの第１端に接続された端子ＲＷＯに、そして間接 的に第２インピーダンス変換器Ｂ２に、そしてそれによって可変インピーダンス しの第１端に接続されている端子ＲＷ２に、供給される。インピーダンス変換器 Ｂ１およびＢ２は、サイン波形を描く振動を、低抵抗性の、そして進動効果を持 たないインダクタンスに供給する。発振器出力ＡＩはまた、コンパレーターにと デッド時間部Ｔとを有する同期段にも供給される。「５ｙｎＣＪ信号は、信号Ｒ ＷＩに対する信号ＲＶＶＯとＲＷ２の位相シフトを補償するため、デッド時間部 Ｔによって遅延される。この段の同期出力信号は第３図においてＡ４で示されて いる。

発振器出力Ａ１とインピーダンス変換器Ｂ２との間の接続は、制御可能な反転増 幅器Ｂ３を介して行なわれ、これは多重回路５０の部分を形成している。増幅器 Ｂ３の出力は第３図のＡ２に示されている。

端子ＲＷ２における信号の振幅の、ＲＷＯにおける信号の振幅に対する比が正確 にＬ／ＬＯに等しくなった時に、平衡となって、端子ＲＷ１における信号振幅は 零となる。これは第３図の中央の欄に示される信号に相応する。もし、Ｕ　ＲＷ 　Ｏ／　Ｕ　ＲＷ　２≠ＬＯ／Ｌであれば、相応する振幅がＲＷＩに表われる（ 第３図の左または右欄を参照）。端子ＲＷ１に接続されている差動入力増幅器３ ０によって、測定点Ａ３における平均値カニ内部基準電圧ＵＲに相応するように 、この振動の平均値が調節される。増幅器３０は加算回路３２を有しており、そ のプラス入力は端子ＲＶＶＩからの信号を受け、そのマイナス入力は遅延部ＶＺ ２からの出力信号を受けておシ、遅延部の入力もまた信号ＲＷＩを受けている。

加算器３２の出力は反転増幅器Ｂ５を介して測定点Ａ３に供給される。

測定点Ａ３におけるＡＣ信号はアナログインバーターＢ４とアナログスイッチＳ とＫよって、ＵＲを基準にして整流される。点Ａ４からの信号ｒｓｙｎｃ」は同 期化のために働き、そして各ゼロクロッシング点で切替わる。スイッチＳの出力 は第３図のＡ５に表わされている。

Ａ５における整流された信号は次に遅延素子ＶＺＩによってフィルターされ、そ して基準電圧ＵＲを基準にしなからＩにおいて積分される。

Ａ６における信号の平均値のｕＲからの偏＃）は、ＲＷ２における安定化された 振幅に対する、ＲＷ２における実際の振幅の差に比例しており、この偏りを積分 することによってトラッキング制御値が得られることになる。これは、ｒｓ：ｙ ｌｎｃＪ信号に接続されているモノステープルトリガーＭによって制御されてい るサンプル・ホールド回路Ｓ＆Ｈによシ時間的に量子化される。

こうして第３図において線Ａ７で見られる制御電圧Ｖが得られ、この電圧は乗算 器５０の中のコンバーター５１を５６して、制御可能な増幅器Ｂ３の増＠率を制 御する。この回路の出力信号Ｕａｃｔもまた、コンバーター５１から得られる。

最後に、ケーブルにおける断線またはＲＷｌにおける信号のグランドへの短絡回 路を検出するために％ＲＷ１信号に加算回路３１中で加えられる分圧されたサイ ン波を提供するよう発振器１０の出力に接続された分圧器Ｘが備えられる。

前に説明した装置には種々の変更が実施できる。例えば、コンバーター５１と増 幅器Ｂ３の実現方法は、望ましい出力信号Ｌｌａｃｔの形式Ｋ、そして望ましい 精度に、依存している。説明されたように、アナログ信号はアナログ乗算器によ って発失される。この乗算器は演算形の相互；ンダクタンス増幅器を含むことも できる。逆に、ディジタル的に設定された増幅要素を持つＡ／Ｄコンバーター５ １と増幅器Ｂ３とから、１０ビット語の出力を得ることもできる。この出力信号 もまた、可変マーク／スイース比を持つ信号の形式とすることも可能である。望 むならば、第２図の点線で示されるように、出力子ノステーブルトリガーＭから コンバーター５１へのタイミング入力を設けることもできる。

第２図は、本発明の望ましい実施＠１と、もし望むなら削除することのできる種 々の完全な形態、例えば差動増幅器３０、分圧器Ｘ、遅延素子ｖｚ１および／ま たはサンプル・ホールド回路Ｓ＆）−１および／または増幅率制御器４０のモノ ステープルトリガーＭ、およびコンバーター５１、とを示している。

もし望むならば、制御可能な増幅器Ｂ３は逆に、発振器ｌＯから固定されたイン ダクタンスＬＯへの路に接続されることも可能である。

発振器ｌＯから供給される同期出力の代わりＫ、発振器１０をも制御する共通タ イミング信号発生装置から、これを供給することもできる。さらに別の変更とし ては、制御可能な増幅器Ｂ３は、これも共通タイミング信号発生装置に接続され る振幅制御可能な発振器によって置換される。

ｔｏ　　　　　　ｔ Ｆｌｏ、’／ ７寸うン又の 通牒１′″、ノ］＼　　　と九１いる状鮭、　通劇；高いＦ［Ｇ、３ 国際調査報告 国際ｖ４丘報告 ＥＰεＥＯＣ＋３７６ ｓＡ２１Ｂ９１

Claims (11)

【特許請求の範囲】
1. １．共通接続点（ＲＷ１）を持つ固定インダクタンス（ＬＯ）と可変インダクタ ンス（Ｌ）とに供給する発振器（１０）と、可変インダクタンスの値を表わす出 力信号（Ｕａｃｔ）を生じさせるために共通接続点に接続された信号処理装置（ ３０，４０）とを有するインダクタンス評価回路において、発振器信号がそれぞ れの路（Ｂ１，Ｂ２）に９って共通接続点から遠いインダクタンスの端に供給さ れ、前記路の１つ（Ｂ２）には制御可能な信号発生装置（Ｂ３）が組み込まれ、 そして前記信号処理装置の出力側（Ａ７）は信号発生装置を制御するために接続 されていることを特徴とする回路。
2. ２．信号発生装置を制御可能増幅器（Ｂ３）であるような、請求の範囲第１項記 載の回路。
3. ３．信号発生装置が、前記第１に言及した発振器（１０）をも制御するタイミン グ信号発生装置に接続されている振幅制御可能な発振器であるような、請求の範 囲第１項記載の回路。
4. ４．信号処理装置が、共通接続点からの信号を整流するための装置（Ｂ４，Ｓ） を含む制御回路（４０）と、整流装置の出力を積分するための装置（Ｉ）とを有 するようた、前記いずれかの請求範囲に記載の回路。
5. ５．入力信号を直接的に、あるいは反転装置（Ｂ４）を通して受けるよりに、発 振器（１０）から供給される同期出力によって切替えられるスイッチ（Ｓ）を、 整流装置が含むような、請求の範囲第４項記載の回路。
6. ６．増幅度制御回路（４０）がさらに、整流装置と積分装置との間の遅延素子（ ＶＺ１）を有し、そして積分装置の出力はサンプル・ホールド回路（Ｓ＆Ｈ）に 供給され、その回路の動作は発振器（１０）から、または発振器をも制御するタ イミング信号発生装置から供給される同期出力によつて制御されるような、請求 の範囲第２項および第４項または第５項に記載の回路。
7. ７．制御回路（４０）がさらに、整流装置と積分装置との間の遅延素子（ＶＺ１ ）を有し、そして積分装置の出力はサンプル・ホールド回路（Ｓ＆Ｈ）に供給さ れ、その回路の動作は発振器（１０）から、または前記タイミング信号発生装置 から供給される同期出力によつて制御されるような、請求の範囲第３項および第 ４項または第５項に記載の回路。
8. ８．共通接続点（ＲＷ１）と制御回路（４０）との間に、共通接続点における信 号を基準の直流電圧レベル（ＵＲ）に整合させるための回路（３０）が接続され ているような、請求の範囲第４項から第７項までのいずれかに記載の回路。
9. ９．整合回路が差動増幅回路（３０）であり、そして分圧器（Ｘ）が発振器（１ ０）の出力側と差動増幅回路の入力側との間に接続さ九ているような、請求の範 囲第８項記載の回路。
10. １０．出力信号（Ｕａｃｔ，Ｖ）を回路の出力端子に、そして制御可能な信号発 生装置（Ｂ３）に供給するコンバーター（５１）を有する乗算回路（５０）に、 信号処理装置の出力側が接続されているような、前記いずれかの請求の範囲に記 載の回路。
11. １１．インダクタンス（Ｌ，ＬＯ）が誘導性変位トランスジユーサーの部分であ るような、前記いずれかの請求の範囲に記載の回路。