JPH02504695A - 位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 位相制御回路 本発明は、ｗＣｌの位相比較器の出力側が第１の制御器の入力側と接続されてお り、該制御器の出力側はサーボ発振器の入力側と接続されており、前記位相比較 器にて寅際周波数が基準周波数と比較される位相制御回路に関する。

Ｕ、Ｔｉｅｔｚｅ、Ｃｈ、５ｅｈｅｎｋ著、　Ｈａｌｂｌｅｉｔｅｒ−Ｓｃｈｌ ｔｕｎｇｓｔｅｃｈｎ　ｉｋｓ第４版、Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇｔ　１ ９７８年、第６８３頁〜６８４頁に、位相制御回路、いわゆる位相制御ループが 記載されている。

位相制御回路は、しばしばＰＬＬと略称される。例えばＣＤプレーヤにおいてＥ ＦＭ信号、８対１４コードに従って符号化され、光学的にＣＤプレーヤから読み 出されたデータ信号からディスク駆動の回転数を制御するＩ；めの同期信号を形 成するために用いられる。

ディスク駆動の回転数制御は、データ流において同じに留まるビットレートを保 証するために必要である。

第１の欠点は、ＣＤプレーヤの製造の際に位相制御回路のサーボ発振器を手動に よる較正によって調整しなければならないことである。というのは、手動で行う 調整作業は常に時間がかかり高価だからである。

第２の欠点は、ＣＤプレーヤの動作中に初めて、温度ドリフトまたはＰＬＬ構成 素子の経年による老化に起因して個々の構成部材のパラメータが変化しても最初 は殆ど知覚し得ないような音声再生のゆっくりとした悪化が引き起こされること である。

従って本発明の課題は、位相制御回路において、欠点となる手動の較正を回避し 、構成素子の老化および温度ドリフトに完全に依存せず、かつ障害のない動作を 提供しようとするものである。

本発明はこの課題を次のように構成して解決する。

すなわち、第２の制御器の出力側がサーボ発振器の入力側と接続されており、サ ーボ発振器の入力側は第２の位相比較器の第１入力側と接続されており、該位相 比較器の第２出力側は第２の制御器の入力側と接続されており、位相制御回路の 自動較正を行うために第１の制御器はサーボ発振器から分離され、第２制御器は その出力側にて値を、サーボ発振器の出力側の周波数が基準周波数と一致するま で変化し、較正後に第２制御器はこの値を、第２位相比較器の出力側の値には依 存せずに保持し、第１制御器が再びサーボ発振器の入力側と接続されるように構 成して解決される。

第１図は第１の実施例、第２図は第２の実施例、第３図は第３の５１！施例、第 ４図は本発明の第４の実施例である。

第１図に示された実施例に基づき、本発明をまず記述し、次に説明する。

第１図では、ＥＦＭ信号が位相比較器Ｐｉの第１入力側に供給される。位相比較 器ＰＩの出力側は第１制御器Ｒの入力側と接続されている。水晶発振器Ｏ２の出 力側は位相比較器ＰＩおよび別の位相比較器Ｐ２の第２入力端と接続されている 。水晶発振器は基準周波数ＢＦを形成する。前記別の位相比較器Ｐ２の第１入力 端はサーボ発振器ｖＣｏの出力側と接続されている。サーボ発振器ＶＣＯ，例え ば電圧制御発振器の入力側は、第２の制御器として設けられｔ；マイクロプロセ ッサＭＰの第１入力側ＡＩと、また制御可能なスイッチＳを解して第１制御器Ｒ の出力側と接続されている。マイクロプロセッサＭＰの入力側は位相比較器Ｐ２ の出力側と接続されている。制御可能なスイッチＳの制御入力側はマイクロプロ セッサＭＰの第２出力側と接続されている。

位相制御回路を調整するｔ；めにマイクロプロセッサＭＰは制御可能なスイッチ Ｓを開放し、その結果第１制御器（Ｒ）の出力側はサーボ発振器ｏＺの入力側か ら分離される。次にマイクロプロセッサの出力側Ａ１の電圧は、電圧制御発振器 ｖＣｏの出力側周波数が水晶発振器Ｏ２の基準周波数ＢＦと一致するまで変化す る。引き続きマイクロプロセッサＭＰはこの電圧を出力側ＡＩにて保持し、制御 可能なスイッチＳを閉成する。今や位相制御回路は調整され、動作準備状態とな る。

位相制御回路の自動調整は、例えば請求項５に従いＣＤプレーヤの各投入接続時 に行うことができる。しかし、請求項６および７に記載のように、新たなＣＤデ ィスクの各演奏前に、または例えば２つの音楽曲の間の休止中でデータが再生さ れないときに行うことができる。またＣＤプレーヤの走査装置が待機位置にある とき、なぜならば操作者が例えばプログラムをＣＤプレーヤに入力しているとき であるから、調整を行うことができる。２つの別の実施例では調整は、データ信 号のエラー率が所定の閾値を上回った際、またはＣＤプレーヤが完全に停止した 際に行われる。トラック飛びの際にも調整は同様に行われる。

既にディスク駆動部が走行している際、例えば２つの音楽曲の間で調整を実行す る場合、別の実施例では調整直前のディスク駆動部の調整された回転数が調整持 続中に保持される。この手段は、一定のトラック速度で動作する装置−いわゆる 一定速度装置−の場合に、ディスク駆動部の回転数が調整後に目標値の近傍にあ るという利点を有する。

勿論、下位請求項４〜８に記載の手段すべてを組み合わせることも可能である。

ＣＤプレーヤに本発明による位相制御回路が装備されていれば、製造時の手動に よる面倒な調整が省略されるばかりでなく、しばしば実行される新たな調整によ り良質な音声再生が維持される、というのは老化または温度変動により個々の構 成部材のパラメータが変化しても新たな調整の際に補正されるからである。

第２図に示すように、制御可能なスイッチＳは位相比較器Ｐ１の第１人力部の前 または、第３図に示すように、位相比較器Ｐｉと制御器Ｒとの間に設けられる。

スイッチＳが閉成されて時は、制御器Ｒの出力側は低抵抗であり、これに対しス イッチＳが開放されている時は高抵抗である。従って、制御器Ｒは前者の場合に のみ作用し、これに対し後者の場合は作用しないよう遮断される。

第４図では、位相比較器ＰＩの第１入力側はトランジスタＴのコレクタ・エミッ タ区間を介して基準電位と接続されている。トランジスタＴのベースはマイクロ プロセッサＭＰの出力側Ａ２と接続されている。位相制御器の調整中に位相比較 器Ｐ２の入力側はトランジスタＴにより基準電位に接続される。それにより制御 器Ｒの出力側は高抵抗となるから、制御器はもはやＰＬＬには作用しない。制御 器は非作用状態に接続される。これに対し、トランジスタＴが遮断されている時 には制御器Ｒは作用する。というのは、その出力側がこの場合低抵抗だからであ る。

国際調査報告 国際調査報告 ＥＰ　８９００５９０ ＳＡ　　　　２９０７６ 国際調査報告 ＄−一坪−−＋＋ｗ１１ｅ？／Ｉｉ＾ＪフｌＯ１ｍ１１０１ｍ１ｍ２１ｔＪａ自 １１

Claims (12)

【特許請求の範囲】
1. １．第１の位相比較器（Ｐ１）の出力側が第１の制御器（Ｒ）の入力側と接続さ れており、該制御器の出力側はサーボ発振器（ＶＣＯ）の入力側と接続されてお り、前記位相比較器にて実際周波数（ＩＦ）が基準周波数（ＢＦ）と比較される 位相制御回路に位相制御回路において、 第２の制御器（ＭＰ）の出力側（Ａ１）がサーボ発振器（ＶＣＯ）の入力側と接 続されており、サーボ発振器（ＶＣＯ）の出力側は第２の位相比較器（Ｐ２）の 第１入力側と接続されており、該第２位相比較器（Ｐ２）の第２入力側には基準 周波数（ＢＦ）が供給され、また第２位相比較器の出力側は第２制御器（ＭＰ） の入力側（Ｅ）と接続されており、位相制御回路の自動調整を行うために第１制 御器（Ｒ）はサーボ発振器（ＶＣＯ）から切り離され、第２制御器（ＭＰ）によ りその出力側における値が、サーボ発振器（ＶＣＯ）の出力側周波数が基準周波 数（ＢＦ）と一致するまで変化され、調整後第２制御器（ＭＰ）により当該値が 、第２位相比較器（Ｐ２）の出力側の値に依存せずに維持され、第１制御器（Ｒ ）は再びサーボ発振器（ＶＣＯ）の入力側と接続されることを特徴とする位相制 御回路。
2. ２．基準周波数（ＢＦ）を形成する水晶発振器（ＯＺ）の出力側が第１および第 ２位相比較器（Ｐ１，Ｐ２）の第２入力側と接続されており、第２制御器（ＭＰ ）の第１出力側（Ａ１）はサーボ発振器（ＶＣＯ）の入力側と接続されており、 第２制御器（ＭＰ）の第２出力側（Ａ２）は制御可能なスイッチ（Ｓ）の制御入 力側と接続されており、該スイッチは第１制御器（Ｒ）を非作用状態に切り替え る請求項１記載の位相制御回路。
3. ３．制御可能なスイッチ（Ｓ）は、第１位相比較器（Ｐ１）の第１入力側の前か 、または第１位相比較器（Ｐ１）と第１制御器（Ｒ）との間、または第１制御器 （Ｒ）とサーボ発振器（ＶＣＯ）との間に接続されており、第２制御器（ＭＰ） は位相制御回路を調整するために制御可能なスイッチ（Ｓ）を開放し、調整後再 び閉成する請求項２記載の位相制御回路。
4. ４．ＣＤプレーヤの位相制御回路はＥＦＭ信号からディスク較動部制御のための 同期信号を形成し、前記ＥＦＭ信号は第１位相比較器（Ｐｌ）の第１入力側に供 給される請求項１から３いずれか１項記載の位相制御回路。
5. ５．調整はＣＤプレーヤの投入接続の後毎に行われる請求項４記載の位相制御回 路。
6. ６．調整は新たなＣＤディスクの演奏の前毎に行われる請求項４または５記載の 位相制御回路。
7. ７．調整は、データ信号が再生されないときに行われる請求項４から６いずれか １項記載の位相制御回路。
8. ８．データ信号のエラー率が所定の閾値を上回る際に調整が実行される請求項４ から７いずれか１項記載の位相制御回路。
9. ９．調整はデータ再生の欠落時に行われる請求項４から８いずれか１項記載の位 相制御回路。
10. １０．調整はトラック跳躍中に行われる請求項４から９いずれか１項記載の位相 制御回路。
11. １１．調整は２つの音楽曲の間の休止中に行われる請求項４から１０いずれか１ 項記載の位相制御回路。
12. １２．調整直前に調節されたデイスク駆動部の回転数が調整の持続中維持される 請求項４から１１いずれか１項記載の位相制御回路。