JPH025126A - トランジスタマトリクスシフタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電子回路に関するものであって、更に詳１１＋
１には、バイポーラ集積回路シフトマトリクスに関する
ものである。

従来技術 最近のデジタルコンピュータにおいては、デ〜りは、通
常、各々が所定数のビットを有するバイトの形で配列さ
れる。ビットをバイトの形で右又は左へシフトすること
が所望される場合が多々ある。例えば、二進数は８ビッ
トのバイトの形で記憶させることが可能である。二進数
は、ビットを右側へ一つの位置シフトさせることによっ
て実行的に２による乗算を行なうことか可能である。従
って、二進数０００００１００は、これらのビットを左
側へ一つの位置シフトさせることによって２による乗算
を行なうことが可能であり、それにより二進数００００
１０００が得られる。

データシフタは二つのクラスに分類することが可能であ
り、即ちクロック動作型シフトレジスタとマトリクスシ
フタとに分類される。クロック動作型シフトレジスタに
おいては、各クロックサイクルにおいてデータが一つの
位置シフトされる。

クロック動作型シフトレジスタは、スタンダードな市販
されている部品である。

マトリクスシフタも公知でありｎつ市販されている。マ
トリクスシフタは、通常、一つのクロックサイクルで幾
つかのビット位置に渡ってデータをシフトさせるために
使用される。マトリクスシフタにおいて、データ入力ラ
インと、データ出力ラインと、複数個のシフト制御ライ
ンとが設けられている。シフト制御ライン上の信号は、
データをシフトすべき位置の数を表イフす。例えば、０
乃至７の二進数を表わす信号を持った３本のシフトライ
ンを設けることが可能である。シフト制御ライン上の信
号の値に依存して、データ入力ライン上のデータは、そ
れがデータ入力ラインからデータ出力ラインへ移動する
際にＯ乃至７個の位置シフトされる。

ある適用例においては、シフタの桁が高い端部からオー
バーフローするデータビットはシフタの桁が低い端部に
再度導入されねばならない。この機能を行なうシフタは
、通常、バレルシフタ（ｂａｒｒｅ、Ｑ　　５ｈｉｆｔ
ｅｒ）として知られており、シフタの一端側からオーバ
ーフローするビットをシフタの他端側に導入する動作は
、通常、「ラップ（ｗｒａｐ）Ｊ機能と呼ばれる。バレ
ルシフタは、クロック動作型シフトレジスタの形態又は
マトリクスシフタの形態の何れかに構成させることが可
能である。

多くの従来のマトリクスシフタ、特にＥＣＬ技術を使用
するマトリクスシフタは、複数個のマルチプレクサを接
続させることによってもが成されている。この様なマト
リクスシフタは、マルチプレクサを１個のマトリクスシ
フタに相互接続させるためにかなりの量のワイヤリング
即ち配線を必要とする。

複数個のマルチプレクサを接続することによって形成さ
れる代表的な従来のマトリクスシフタを第１Ａ図、第１
Ｂ図、及び第１Ｃ図に示しである。

第１Ａ図は、従来の８ビットバレルシフタを示しており
、それは２対１マルチプレクサＡ１、Ａ２、Ａ３の３個
のバンクを有している。各バンクのマルチプレクサＡ１
、Ａ２、八３は８個の位置、例えばＡ１−０乃至Ａ１−
７を有しており、それは２個の入力を受取り１１つ１個
の出力を発生する。

３本のセレクトラインＡ−５Ｏ１Ａ−３ｌ、Ａ−８２は
、これら３個のバンクのマルチプレクサを制御し、且つ
どの入力信号が各ビット位置において出力ラインへゲー
ト動作されるかを決定する。

８個の入力ＤＯ乃至Ｄ７上のデータビットは、シフタを
介して８本の出力ラインＦＯ乃至Ｆ７へ通過する。人カ
ビッｌ−Ｄ　Ｏ乃至Ｄ７が出力ラインＦＯ乃至Ｆ７上に
表れる（立置は、ラインＡ−３ｏ。

Ａ−３ｌ、Ａ−３２上の信号によって決定される。

マルチプレクサのバンクを使用して（１が成される別の
従来の８ビットバレルマトリクスシフタを第１Ｂ図に示
しである。第１Ｂ図に示した回路は、１個のバンクの２
対１マルチプレクサＢ１と１個のバンクの４対１マルチ
プレクサＢ２を有している。３本の制御ラインＢ−ＳＯ
１Ｂ−３ｌ、Ｂ−８２がいかほどのシフトが行われるか
を決定する。

マルチプレクサバンクＢ１は、第１Ａ図に示したマルチ
プレクサＡ１と同一の動作を行なう。マルチプレクサバ
ンクＢ２は４対１マルチプレクサを有しており、該マル
チプレクサの各ビット位置は、４個の入力と１個の出力
を有している。出力ヘゲート動作される特定の入力は、
２本の制御ラインＢ−３１及びＢ−Ｓ２によって決定さ
れる。

マルチプレクサからなるバンクを使用する更に別の従来
のマトリクスシフタを第１Ｃ図に示しである。第１Ｃ図
に示したマトリクスシフタは、８個の位置Ｃ１−０乃至
Ｃ１−７を持った８対１マルチプレクサＣ１からなるバ
ンクを１個のみ有している。マルチプレクサバンクＣ１
における各ビット位置Ｃ１−０乃至Ｃ１−７は、８個の
入力を受取り、且つ１個の出力を発生する。どの特定の
入力が出力に対してゲートされるかは、制御ラインＣ−
５Ｏ１Ｃ−３１、Ｃ−３２によって決定される。

第１Ａ図、第１Ｂ図、第１Ｃ図から理解される如く、従
来のＥＣＬシフタは、入力ビットをマルチプレクサ内の
種々のビット位置へ指向させるためのかなりの量のワイ
ヤリング即ち配線を有している。更に、データがシフト
出力されるシフタの側におけるビット位置に対して適宜
のフィルビットを供給するために付加的な論理（第１Ａ
図、第１Ｂ図、第１Ｃ図には示していない）が必要であ
る。例えば、データが右へシフトされる場合には、シフ
タの左側にフィルビットが供給されねばならない。

目　　的 本発明は、以上の点の鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、相互接続数が比較的
少なく且つ性能対パワー比が高い低コストで小型のマト
リクスシフタを１ｍ　（”＝することを目的とする。更
に、本発明は、容易にＥＣＬ技術によって構成すること
が可能なマトリクスシフタを提（共することを目的とす
る。

構成 本発明に基づいて構成されるマトリクスシフタは拡張可
能であり、それは右側へのシフト又は左側へのシフトを
実行することが可能であり、独立的なラップ能力及びフ
ィル（ｆｉΩｇ）能力を有しており、更に単一の動作で
データを幾つかの位置に渡ってシフトさせることが可能
な「フラッシュ（ｆΩａｓｈ）Ｊシフト・動作を行なう
ことが可能である。

本発明においては、データ入力信号の各ビット位置に対
して２対１−マルチプレクサからなる２個のバンクが設
けられている。データ入力信号は、該マルチプレクサの
両方のバンクに対しての入力の一つを供給する。各バン
クマルチプレクサの第二入力は、フィルビットが「０」
又は「１」ビットの何れとすべきであるかを表わす信号
である。

該シフタは、水平データ入力ライン、垂直データ出力ラ
イン、及び対角線セレクトラインを有している。データ
入力ラインとデータ出力ラインとの各交点にはトランジ
スタスイッチか位置されている。これらのトランジスタ
は、対角線セレクトライン上の信号に応答して、データ
入力ラインとデータ出力ラインとを選択的に接続させる
。

各水平データ入力ラインは二つの部分に分割されている
。データ入力ラインの部分への分割はマトリクスの主対
角線に沿って行われる。主対角線の一方の側におけるデ
ータ入力ラインの部分は、該マルチプレクサの一つの出
力によって活性化され、前記主対角線の反対側における
データ入力ラインの部分は第二マルチプレクサの出力に
よって活性化される。

一つのマルチプレクサがフィルを選択しＩＬＬつ第二の
マルチプレクサがデータを選択する場合に、どのマルチ
プレクサがデータを選択しどのマルチプレクサがフィル
を選択するかに依存して、右側へのシフト又は左側への
シフトが行われる。両方のマルチプレクサがデータを選
択すると、マトリクスはラップ機能を与える。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

８ビットのデータワードをシフトすべく構成された本発
明の実施例を第２図に示しである。本発明は、任意の長
さのデータワードへ適用可能なものであり、本発明の説
明を簡１ｉ１化するために比較的短い８ビットのデータ
ワードを取扱う実施例を選択しである。本発明を任意の
＝Ｊ法のデータワードへ適用することが可能な態様は後
に説明する。

データ入力信号におけるビット位置はＤＯ乃至Ｄ７とし
て示してあり、データ出力信号におけるビット位置はＦ
Ｏ乃至Ｆ７として示しである。入力ラインＦｌは、「１
」又は「０」フィルビットが所望されているかを表わす
。３木のンフトセレクトライン５ＣＯ１ＳＣＩ、ＳＣ２
は、所望のシフト量を表わす。最後に、２本のモート制
御ラインＭＯ及びＭｌは、右側へのシフト、左側へのシ
フト、又はバレルシフトの何れか所望されているかを表
わす。

第２図に示した実施例は、２個のバンクのマルチプレク
サＩＯＡ及び１０Ｂ１シフトカウントデコーダ１２、ト
ランジスタマトリクス１４、出力センスアンプ１６を有
している。マルチプレクサ１０Ａ及びＩＯＢのバンクの
各々は、各入力データビットＤＯ乃至Ｄ７に対して１個
の位置１０Ａ−〇、ｌ０Ａ−１、ｌ０Ａ−２などを有し
ている。

マルチプレクサからなる各バンクの各位置は２個の入力
を有しており、その一つはデータビットであり、その他
方はフィルビットである。マルチプレクサからなる各バ
ンクは、制御ラインＭＯ及びＭ　１．上の信号に依存し
て、データビット又はフィルビットの何れかをマトリク
ス１４ヘゲート動作させる。例えば、ラインＭＯが活性
状態にあると、データビットＤＯ乃至Ｄ７がラインＡＯ
乃至Ａ７ヘゲート動作される。ラインＭＯが活性状態に
ないと、ラインＦｌからラインＡＯ乃至Ａ７ヘフイルピ
ツトがゲート動作される。従って、制御ラインＭＯ及び
Ｍｌは、データ又はフィルがラインＡＯ乃至Ａ７及びＢ
１乃至Ｂ７ヘゲートされるか否かを決定する。

マトリクス１４は８個の列と８個の行とを有している。

トランジスタＴＯＯ乃至Ｔ７７はバイポーラＥＣＬトラ
ンジスタとすることが可能であり、これらのトランジス
タはこれらの行及び列の交点に位置されている。参照を
容易とするために、これらのトランジスタは３桁表示で
表わされており、最初の桁はｒＴＪであり、第二の桁は
マトリクスにおける行を表わす数字の０乃至７であり、
第三の桁は列を表わす数字の０乃至７である。従って、
トランジスタＴ７１は７番目の行及び１番目の列と関連
している。

トランジスタＴＯＯ乃至Ｔ７７は、シフトカウントデコ
ーダ１２によって発生されるセレクト信号ＳＯ乃至Ｓ７
によって制御される。図面においてＩＭ雑化することを
避けるために、トランジスタＴＯＯ乃至Ｔ７７のすべて
のベースへ接続されている回路ラインは図示していない
。しかしながら、図面は各トランジスタのベースの隣に
ライン表示ＳＯ乃至Ｓ７を有しており、それは各トラン
ジスタのベースへどの制御ラインが接続されているかを
示している。例えば、ラインＳＯはトランジスタＴＯＯ
１Ｔｌｌ、Ｔ２２、Ｔ　３’３などへ接続されており、
且つラインＳ１はトランジスタＴＯＩ、Ｔ１２、Ｔ２３
、Ｔ３４．、、　、Ｔ６７及びＴ７０へ接続されている
。

本回路は右側へのシフト、（ライトシフト）、左側への
シフト（レフトシフト）、又はバレルシフトＣｂａｒｒ
ｅｌ　　５ｈｉｆｔ）を行なうことが可能である。更に
、右側へのシフト又は左側へのシフトを行なう場合、フ
ィルビットを１又は０とすることが可能である。以下に
示すものは、この様な各タイプのシフトの例である。

「０」フィルビットを有する右側への二つの位置のシフ
ト 元のデータ　　　　１．０００１１０ シフト後のデータ　００１０００１ 「１」フィルビットを有する右へ二つの位置シフト 元のデータ　　　　１０００１１０ シフト後のデータ　１１１０００１ 「０」フィルビットを有する左へ二つの位置シフト 元のデータ　　　　１０００１１０ シフト後のデータ　００１１０００ 「１」フィルビットを有する左へ二つの位置シフト 元のデータ　　　　１０００１１０ シフト後のデータ　００１１０１に つの位置バレルシフト（左） 元のデータ　　　　１０００１１０ シフト後のデータ　００１１０１０ 「１」のフィルを有するセット−リセット動作元のデー
タ　　　　１０００１１．０ シフト後のデータ　１１１１．１１１ 実施される特定のシフト動作は、データ又はフィルがラ
インＡＯ乃至Ａ７及びラインＢ１乃至Ｂ７ヘゲート動作
されるかに依存し、それは次の如くである。

左シフト：ＡＯ乃至Ａ７上にデータ、Ｂ１乃至Ｂ７上に
フィル 右シフト・Ｂ１乃至Ｂ７上にデータ、ＡＯ乃至Ａ７上に
フィル バレルシフト（左）：ＡＯ乃至Ａ７上にデータ、Ｂ１乃
至Ｓ７上にデータ セット−リセット：ＡＯ乃至Ａ７上にフィル、Ｂ１乃至
Ｓ７上にフィル 以下の表は、ラインＭＯ及びＭｌ上の種々の信号に応答
して行われる動作のタイプを表わしている。

本マトリクスを介して通過する際にデータがシフトされ
る量は、シフト制御ラインｓｃｏ、ｓｃｌ、ＳＣ２上の
信号によって決定される。これらのライン上の信号は二
進コードである。左側へのシフトが行われている場合、
これら３本のライン上の三つの信号は以下の如く０から
７へのシフトを表わす。

右側へのシフト動作が行われている場合、シフトの量を
表わすライン５ＣＯ１ＳＣｔ、ＳＣ２上の信号は、２の
補数の形態でなければならない。

ライン５ＣＯ１ＳＣＩ、ＳＣ２上の２の補数がラインＳ
Ｏ乃至Ｓ７上の８個の信号の一つにデコードされると、
以下に示す如く右側へのシフトの量が得られる。

右側へのシフトの種々の量を発生するためのラインＳＣ
Ｏ，ＳＣＩ、ＳＣ２上の信号は以下の如くである。

注意すべきことであるが、フィルによる８のシフトはセ
ット−リセット動作と同一であり、１つ８のバレルシフ
トは０のシフトと同一である。

シフトカウントデコーダ１２は、ライン５ＣＯ１ＳＣＩ
、ＳＣ２上の二進信号をラインＳＯ乃至Ｓ７上の８個の
コードの一つにデコードする。ラインＳＯ乃至Ｓ７は６
４個のトランジスタＴＯＯ乃至Ｔ７７のベースへ接続さ
れている。ラインＳＯ乃至８７間の接続の特定の配列は
、本発明の独特な側面である。トランジスタＴＯＯ乃至
Ｔ７７を接続する対角線は、本明細書においては、マト
リクスの主対角線と呼称する。第２図に示した如く、主
対角線上のすべてのトランジスタの制御要素は制御ライ
ンＳＯへ接続されている。ラインＡＯ乃至Ａ７及びＢ１
乃至Ｂ７は主対角線において止まっている。ラインＡＯ
乃至Ａ７は主対角線上のトランジスタを包含しそこまで
関連する行における各トランジスタへ接続している。ラ
インＢ１乃至Ｂ７は、主対角線までの関連する行におけ
るすべてのトランジスタへ接続しているか、ラインＢ１
乃至Ｂ７は主対角線上のトランジスタへは接続していな
い。

トランジスタＴ００乃至Ｔ７７の各々を制御卸する特定
のラインＳＯ乃至Ｓ７を第２図に示しである。しかしな
がら、図面において＋Ｕ　ｘｔ化を避けるために、図面
中においてはラインＳ　Ｃ）及びＢ６のみを特に示しで
ある。制御ラインＳＯは、マトリクスの主ス・１角線で
ある１１−の線に沿ってのすべてのトランジスタに接続
している。制御ラインＳ６、及びすべてのその他の制御
ラインは、ラップアラランド対角線と呼ぶことが可能な
ライン」二のトランジスタを接続している。例えば、ラ
インＳ６は、ｌ・ランジスタＴ２０及びＴ７５の間のλ
・１角線上のトランジスタへ接続されているか、このラ
インはトランジスタＴＯ６乃至Ｔ　］、　７を接続する
同一の対角線の連続部上のトランジスタへ接続している
。

ラインＳ１乃至Ｓ７の各々は、同様に、特定のラップア
ラウンド対角線に沿っＣの各トランジスタのベースへ接
続している。

データラインＡＯ乃至Ａ７の各々が各関連する行におけ
るトランジスタの約半分へ接続されており、且つデータ
ラインＢ１乃至Ｂ７が各関連する行内のその他のトラン
ジスタへ接続されていることを注意することが重要であ
る。各行のトランジスタは、マトリクスの主対角線によ
って二つの関連するデータ入力ラインへ分割されている
。例えば、データラインＡ６はトランジスタＴ６６及び
Ｔ６７へ接続されており、一方データラインＢ６はトラ
ンジスタＴ６０乃至Ｔ６５へ接続されている。主対角線
に沿ってのトランジスタは、関連するラインＡＯ乃至Ａ
７へ接続されている。

特に重要なことは、マトリクス１４が小型であり、必要
とされるワイヤリング即ち配線の量が最少であるという
ことである。各データビットＤ１乃至Ｄ７はマトリクス
内の２本の入力ラインと関連しており、（例えば、デー
タビットＤ７はラインＡ７及びＢ７と関連している）、
各データビットに対する両方の入力ラインへ接続されて
いるすべてのトランジスタはマトリクスの一つの行の上
に位置されるように配列されている。このことは、以下
の表によって示される。

この配列における対称性は、回路のラインを短いものと
させている。このことは、本発明の独特の配列によって
可能とされており、各データ入力はマルチプレクサから
なる２個のバンクへ進み、且つ各データ入力信号は一つ
の行の一部又は両方の部分の何れかへ供給することが可
能である。

一般的にいえば、！′：ｊ−えられた性能レベルにおい
て、電子回路によって必要とされるパワーは、回路内の
ワイヤリング即ち配線の長さに比例して増加する。本発
明の独特のレイアウト及び回路によって、シフトマ］・
リクスは比較的少ない量の配線を使用しており、従って
、必要とされるパワーは比較的少ない。

各トランジスタのベースへ接続されている特定の制御ラ
インＳＯ乃至Ｓ７は以下の表に示す如くである。

前述した如く、本発明は、任意の数のビットを有するデ
ータワードへ適用することが可能である。

上の表は、ＳＯ接続部か示されている主対角線に関して
対称的であることが理解される。この表は、同一のパタ
ーンを維持しなから行及び列を付加することによって拡
張することが可能であり、従って任意の数のビットを有
するデータワードに対して必要とされる接続を確立する
ことが可能である。

行及び列の指定は作意的であり、且つ本発明の技術的範
囲を逸脱することなしにそれらの指定乃至は命名を交換
させることか可能である。更に注意すべきことであるが
、上述におけるマトリクスは正方形のものであるが、本
発明の技術的範囲を逸脱することなしにその他の形態の
マトリクスを使用することも可能である。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形か可能であることに注意すべきである。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図は従来のマトリクスシフ
トレジスタの構成を示した各論理ブロック図、第２図は
本発明の一実施例を示した概略説明図、である。 （符号の説明） １０ａ、１０ｂ：マルチプレクサバンク１２　　　　　
；シフトカウントデコーダ】４　　　　　　：トランジ
スタマトリクス１６　　　　　：出力センスアンプ

Claims (1)

1. 【特許請求の範囲】 １、データが一組の入力ラインと一組の出力ラインとの
   間を通過する際にデータワードのビットをシフトさせる
   マトリクスシフタにおいて、マトリクス状に配列された
   複数個のスイッチングトランジスタが設けられており、
   前記マトリクスは行と列と対角線とを持っており、前記
   対角線の一つは前記マトリクスの主対角線であって、前
   記トランジスタの各々は２個の電極と１個の制御要素と
   を持っており、各行は特定の入力データビットと関連し
   ており、且つ各列は特定の出力ビットと関連しており、
   前記マトリクスの各行は前記主対角線に沿って第一部分
   と第二部分とに分割されており、前記マトリクスの前記
   第一部分における各トランジスタの１個の電極へ関連す
   る入力データビットか又はフィル信号の何れかを供給す
   るための第一マルチプレクサ手段が設けられており、前
   記マトリクスの前記第一部分における各トランジスタの
   一つの電極へ関連する入力データビットか又はフィル信
   号の何れかを供給するための第二マルチプレクサ手段が
   設けられており、前記マトリクスの対角線に沿ってのす
   べてのトランジスタの制御要素へ異なった制御信号を供
   給するための制御手段が設けられており、前記第一及び
   第二マルチプレクサによってデータ又はフィルの何れが
   供給されるかに依存して、データを右へシフトさせるか
   、又は左へシフトさせるか、又は前記入力と前記出力と
   の間で回転させることが可能であることを特徴とするマ
   トリクスシフタ。 ２、マトリクスシフタにおいて、一組のデータ入力ライ
   ンが設けられており、前記入力ラインは第一の数の入力
   ビット位置を持っており、一組のデータ出力ラインが設
   けられており、前記出力ラインは第二の数の出力ビット
   位置を持っており、所望のフィルビットを表わす入力ラ
   インが設けられており、行及び列の形に配列したスイッ
   チングトランジスタが設けられており、前記トランジス
   タの各々は第一電極と第二電極と制御電極とを持ってお
   り、前記行の数は前記第一の数と等しく前記列の数は前
   記第二の数と等しく、複数個の列ラインが設けられてお
   り、各列ラインは選択した列における各トランジスタの
   第一電極を出力ラインへ接続させ、前記マトリクスの各
   行に対して一つづつ複数個の行ラインが設けられており
   、各行ラインは第一部分と第二部分とを持っており、一
   つの行における各トランジスタの第二電極は関連する行
   ラインへ接続されており、前記データ入力ライン又は前
   記フィル入力ラインの何れかを前記行ラインの前記第一
   部分へゲート動作させる第一マルチプレクサが設けられ
   ており、前記データ入力ライン又は前記フィル入力ライ
   ンの何れかを前記行ラインの前記第二部分へゲート動作
   させる第二マルチプレクサが設けられており、各々が前
   記マトリクスの対角線に沿ってのトランジスタの制御要
   素へ接続されている複数個の制御ラインが設けられてお
   り、前記マルチプレクサの何れがデータ及びフィルを前
   記行ラインへゲート動作させるかに依存して、前記入力
   ライン上のデータが右へシフトされるか、左へシフトさ
   れるか、又は回転されることを特徴とするマトリクスシ
   フタ。 ３、特許請求の範囲第２項において、前記トランジスタ
   がバイポーラトランジスタであることを特徴とするマト
   リクスシフタ。 ４、特許請求の範囲第２項において、前記トランジスタ
   の各々がコクレタとエミッタとベースとを有しており、
   且つ各トランジスタのコレクタが関連する列ラインへ接
   続されており、且つ前記トランジスタの各々のエミッタ
   が関連する行ラインへ接続されていることを特徴とする
   マトリクスシフタ。 ５、データシフタにおいて、複数個のトランジスタがマ
   トリクス状に配列されており、前記マトリクスは行と列
   と対角線とを持っており、前記対角線の各々が前記マト
   リクスを二つの部分に分割する主対角線であり、前記ト
   ランジスタの各々が第一電極と第二電極と制御電極とを
   持っており、各列に対して一つづつ複数個の出力列ライ
   ンが設けられており、各出力列ラインはそれぞれの列内
   におけるすべてのトランジスタの第一電極を接続してお
   り、複数個の行ラインが設けられており、各行ラインは
   前記主対角線によって二つの部分に分割されており、各
   トランジスタの第二電極は関連する行ラインの関連する
   部分へ接続されており、データラインとフィルラインと
   シフト制御ラインとを具備する複数個の入力ラインが設
   けられており、前記データライン又は前記フィルライン
   の何れかを前記行ラインの前記第一及び第二部分へゲー
   ト動作させるマルチプレクサ手段が設けられており、前
   記制御ライン上の各信号に対し対角線にある各トランジ
   スタの制御電極へ制御信号を付与する手段が設けられて
   おり、前記マルチプレクサによって前記行ラインのどの
   部分が前記データ入力ラインへ接続されるかに依存して
   、前記データ入力ラインと前記列出力ラインとの間でデ
   ータが右へシフトされるか、又は左へシフトされること
   を特徴とするデータシフタ。